Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017021678) AN APPARATUS AND METHOD FOR TRANSFERRING A PLURALITY OF DATA STRUCTURES BETWEEN MEMORY AND A PLURALITY OF VECTOR REGISTERS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/021678 International Application No.: PCT/GB2016/051841
Publication Date: 09.02.2017 International Filing Date: 20.06.2016
IPC:
G06F 9/30 (2006.01) ,G06F 9/345 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
34
Addressing or accessing the instruction operand or the result
345
of multiple operands or results
Applicants:
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
APPLE, INC. [US/US]; Cupertino, California, US
Inventors:
EYOLE, Mbou; GB
STEPHENS, Nigel John; GB
GONION, Jeffrey; US
KLAIBER, Alex; US
TUCKER, Charles; US
Agent:
HORNER, David; GB
Priority Data:
14/814,59031.07.2015US
Title (EN) AN APPARATUS AND METHOD FOR TRANSFERRING A PLURALITY OF DATA STRUCTURES BETWEEN MEMORY AND A PLURALITY OF VECTOR REGISTERS
(FR) APPAREIL ET PROCÉDÉ PERMETTANT DE TRANSFÉRER UNE PLURALITÉ DE STRUCTURES DE DONNÉES ENTRE UNE MÉMOIRE ET UNE PLURALITÉ DE REGISTRES VECTORIELS
Abstract:
(EN) An apparatus and method are provided for transferring a plurality of data structures between memory and a plurality of vector registers, each vector register being arranged to store a vector operand comprising a plurality of data elements. Access circuitry is used to perform access operations to move data elements of vector operands between the data structures in memory and specified vector registers, each data structure comprising multiple data elements stored at contiguous addresses in the memory. Decode circuitry is responsive to a single access instruction identifying a plurality of vector registers and a plurality of data structures that are located discontiguously with respect to each other in the memory, to generate control signals to control the access circuitry to perform a sequence of access operations to move the plurality of data structures between the memory and the plurality of vector registers such that the vector operand in each vector register holds a corresponding data element from each of the plurality of data structures. This provides a very efficient mechanism for performing complex access operations, resulting in an increase in execution speed, and potential reductions in power consumption.
(FR) L’invention concerne un appareil et un procédé permettant de transférer une pluralité de structures de données entre une mémoire et une pluralité de registres vectoriels, chaque registre vectoriel étant conçu pour stocker une opérande de vecteur comprenant une pluralité d'éléments de données. Un circuit d'accès est utilisé pour exécuter des opérations d'accès permettant de déplacer des éléments de données d’opérandes de vecteurs entre les structures de données en mémoire et les registres vectoriels spécifiés, chaque structure de données comprenant plusieurs éléments de données stockés dans des adresses contiguës en mémoire. Un circuit de décodage répond à une instruction d'accès unique identifiant une pluralité de registres vectoriels et une pluralité de structures de données qui se situent de manière contiguë l’une par rapport à l'autre dans la mémoire afin de générer des signaux de commande pour amener le circuit d'accès à exécuter une séquence d'opérations d'accès permettant de déplacer la pluralité de structures de données entre la mémoire et la pluralité de registres vectoriels de telle sorte que l’opérande de vecteur dans chaque registre vectoriel contienne un élément de données correspondant en provenance de chaque structure de la pluralité de structures de données. Cela permet d'obtenir un mécanisme très efficace pour exécuter des opérations d'accès complexes, ce qui permet d'augmenter la vitesse d'exécution et de réduire potentiellement la consommation d'énergie.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)