Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2017017901) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2017/017901 International Application No.: PCT/JP2016/003180
Publication Date: 02.02.2017 International Filing Date: 04.07.2016
IPC:
H01L 23/48 (2006.01) ,H01L 23/36 (2006.01) ,H05K 7/20 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
34
Arrangements for cooling, heating, ventilating or temperature compensation
36
Selection of materials, or shaping, to facilitate cooling or heating, e.g. heat sinks
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
7
Constructional details common to different types of electric apparatus
20
Modifications to facilitate cooling, ventilating, or heating
Applicants:
パナソニックIPマネジメント株式会社 PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 大阪府大阪市中央区城見2丁目1番61号 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207, JP
Inventors:
好田 慎一 KOHDA, Shinichi; --
木村 潤一 KIMURA, Jun'ichi; --
臼井 良輔 USUI, Ryosuke; --
小倉 智英 OGURA, Tomohide; --
渡邉 厚司 WATANABE, Atsushi; --
Agent:
鎌田 健司 KAMATA, Kenji; JP
Priority Data:
2015-14911129.07.2015JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract:
(EN) This semiconductor device has: a semiconductor element mounted on a metal layer; first to third connection terminals that are provided on the semiconductor element; a first bus bar bonded to the first connection terminal; and a second bus bar bonded to the second connection terminal. The semiconductor element is bonded to the metal layer, and the first to third connection terminals are disposed on the upper surface of the semiconductor element. One end of the first bus bar is bonded to the first connection terminal, the other end of the first bus bar is an output section, one end of the second bus bar is bonded to the second connection terminal, and the other end of the second bus bar is bonded to the metal layer. The first surface of the semiconductor element and the second bus bar are at the same potential.
(FR) L'invention concerne un dispositif à semi-conducteur qui possède : un élément à semi-conducteur monté sur une couche métallique; une première, deuxième et troisième borne de connexion qui sont disposées sur l'élément à semi-conducteur; une première barre omnibus collée à la première borne de connexion; une deuxième barre omnibus collée à la deuxième borne de connexion. L'élément à semi-conducteur est collé à la couche métallique, et la première, deuxième et troisième borne de connexion sont disposées sur la surface supérieure de l'élément à semi-conducteur. Une extrémité de la première barre omnibus est collée à la première borne de connexion, l'autre extrémité de la première barre omnibus est une section de sortie, une extrémité de la deuxième barre omnibus est collée à la deuxième borne de connexion, et l'autre extrémité de la deuxième barre omnibus est collée à la couche métallique. La première surface de l'élément à semi-conducteur et la deuxième barre omnibus sont au même potentiel.
(JA) 金属層に実装される前記半導体素子と、半導体素子に設けられた第1~第3のの接続端子と、前記第1の接続端子に接合された第1のバスバーと、前記第2の接続端子に接合された第2のバスバーと、 を有する。前記半導体素子は金属層と接合され、前記半導体素子の上面に、前記第1~第3の接続端子が配置される。前記第1のバスバーの一端が前記第1の接続端子に接合され、前記第1のバスバーの他端は出力部であり、前記第2のバスバーの一端が前記第2の接続端子に接合され、前記第2のバスバーの他端が前記金属層に接合される。前記半導体素子の前記第1の面と前記第2のバスバーとは同電位である。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)