WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016185879) MEMORY CONTROL CIRCUIT AND MEMORY CONTROL METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/185879    International Application No.:    PCT/JP2016/062997
Publication Date: 24.11.2016 International Filing Date: 26.04.2016
IPC:
G06F 12/06 (2006.01)
Applicants: SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075 (JP)
Inventors: IKARASHI, Takahiro; (JP)
Agent: TSUBASA PATENT PROFESSIONAL CORPORATION; 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022 (JP)
Priority Data:
2015-102625 20.05.2015 JP
Title (EN) MEMORY CONTROL CIRCUIT AND MEMORY CONTROL METHOD
(FR) CIRCUIT DE COMMANDE DE MÉMOIRE ET PROCÉDÉ DE COMMANDE DE MÉMOIRE
(JA) メモリ制御回路およびメモリ制御方法
Abstract: front page image
(EN)This memory control circuit is provided with a memory control unit that selectively uses a first issuing mode and a second issuing mode to issue control commands to a plurality of bank groups of memory that has bank group functionality. In the first issuing mode, a plurality of control commands are issued without bank groups being interleaved, and in the second issuing mode, bank groups are interleaved and a plurality of control commands are issued.
(FR)Selon la présente invention, ce circuit de commande de mémoire est pourvu d'une unité de commande de mémoire qui utilise sélectivement un premier mode d'émission et un second mode d'émission afin d'émettre des instructions de commande à une pluralité de groupes de banques de mémoire qui possède une fonctionnalité de groupes de banque. Dans le premier mode d'émission, une pluralité d'instructions de commande sont émises sans que les groupes de banque soient entrelacés, et dans le second mode d'émission, des groupes de banque sont entrelacés et une pluralité d'instructions de commande sont émises.
(JA)本開示のメモリ制御回路は、バンクグループインターリーブを行わずに複数の制御コマンドを発行する第1の発行モードと、バンクグループインターリーブを行って複数の制御コマンドを発行する第2の発行モードとを選択的に用いて、バンクグループ機能を持つメモリにおける複数のバンクグループに対して制御コマンドを発行するメモリ制御部を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)