WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016185848) SEMICONDUCTOR DEVICE, INFORMATION PROCESSING SYSTEM, AND METHOD FOR WRITING/READING INFORMATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/185848    International Application No.:    PCT/JP2016/062290
Publication Date: 24.11.2016 International Filing Date: 18.04.2016
IPC:
G11C 15/04 (2006.01), G06F 17/30 (2006.01)
Applicants: NAGASE & CO., LTD. [JP/JP]; 1-1-17, Shinmachi, Nishi-ku, Osaka-shi Osaka 5508668 (JP)
Inventors: NISHIZAWA Masato; (JP).
KOBAYASHI Kaoru; (JP).
OTSUKA Kanji; (JP).
SATO Yoichi; (JP).
KOUCHI Toshiyuki; (JP).
UWAI Minoru; (JP)
Agent: HIROSE Takayuki; (JP)
Priority Data:
2015-101081 18.05.2015 JP
Title (EN) SEMICONDUCTOR DEVICE, INFORMATION PROCESSING SYSTEM, AND METHOD FOR WRITING/READING INFORMATION
(FR) DISPOSITIF SEMI-CONDUCTEUR, SYSTÈME DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ D'ÉCRITURE/LECTURE D'INFORMATIONS
(JA) 半導体装置,情報処理システム,及び情報書込/読出方法
Abstract: front page image
(EN)[Problem] To provide an efficient means for solution for cases where total collision has occurred during a key data writing process. [Solution] In this semiconductor device: key data to be written is divided into a plurality of pieces of divisional data; the plurality of pieces of divisional data are assigned to respective divisional memories; and, by employing each divisional data as an address, an entry address corresponding to said divisional data is written into a memory space specified by a memory address of each said divisional memory. At this time, if an entry address corresponding to another piece of divisional data is already written in the memory space into which an entry address corresponding to a certain piece of divisional data is to be written, collision information indicating entry address collision is entered in the memory space. Further, if collision has occurred for all of the plurality of pieces of divisional data divided from a certain piece of key data, the key data for which total collision has occurred and an entry address corresponding thereto are written into a backup memory.
(FR)L'objectif de l'invention est de fournir un moyen de solution efficace lorsqu'une collision totale se produit durant un processus d'écriture de données de clé. Dans ce dispositif semi-conducteur : les données de clé à écrire sont divisées en une pluralité de données divisionnaires ; la pluralité d'éléments de données divisionnaires est attribuée à des mémoires divisionnaires respectives ; et, en utilisant chaque donnée divisionnaire comme une adresse, une adresse d'entrée correspondant à ladite donnée divisionnaire est écrite dans un espace mémoire spécifié par une adresse mémoire de chacune desdites mémoires divisionnaires. À ce moment-là, si une adresse d'entrée correspondant à un autre élément de données divisionnaire est déjà écrite dans l'espace mémoire où une adresse d'entrée correspondant à un certain élément de données divisionnaires doit être écrit, des informations de collision indiquant une collision d'adresse d'entrée sont entrées dans l'espace mémoire. De plus, si une collision se produit pour l'intégralité de la pluralité d'éléments de données divisionnaires divisés par un certain élément de données de clé, les données de clé pour lesquelles une collision totale s'est produite et une adresse d'entrée correspondant à celles-ci sont écrites dans une mémoire de sauvegarde.
(JA)【解決課題】キーデータの書込処理時に全衝突が発生した場合の効率的な解決手段を提供する。 【解決手段】本発明の半導体装置は,書込対象のキーデータを複数の分割データに分割し,複数の分割データのそれぞれを分割メモリに割り当てて,各分割データをアドレスとして,各分割メモリのメモリアドレスによって特定されるメモリ空間に,当該分割データに対応するエントリアドレスを書き込む。このとき,ある分割データに対応するエントリアドレスを書き込むべきメモリ空間に,既に他の分割データに対応するエントリアドレスが書き込まれている場合には,当該メモリ空間に,エントリアドレスの衝突を表す衝突情報を登録する。さらに,あるキーデータから分割された複数の分割データの全てについて衝突が生じている場合には,その全衝突が生じているキーデータとこれに対応するエントリアドレスとを,バックアップメモリに書き込む。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)