WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016182609) DECISION FEEDBACK EQUALIZATION WITH PRECURSOR INTER-SYMBOL INTERFERENCE REDUCTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/182609    International Application No.:    PCT/US2016/015272
Publication Date: 17.11.2016 International Filing Date: 28.01.2016
Chapter 2 Demand Filed:    17.11.2016    
IPC:
H04L 25/03 (2006.01), H04L 27/01 (2006.01)
Applicants: XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventors: LIAO, Yu; (US).
ZHANG, Hongtao; (US).
CHANG, Kun-yung; (US).
ZHANG, Geoffrey; (US)
Agent: HSU, Frederick; (US)
Priority Data:
14/707,919 08.05.2015 US
Title (EN) DECISION FEEDBACK EQUALIZATION WITH PRECURSOR INTER-SYMBOL INTERFERENCE REDUCTION
(FR) ÉGALISATION DE RÉTROACTION DE DÉCISIONS AVEC RÉDUCTION DE BROUILLAGE ENTRE SYMBOLES DE PRÉCURSEUR
Abstract: front page image
(EN)In a receiver (100), a decision feedback equalizer (120) provides weighted postcursor decisions (121) to a subtraction block (122) for subtraction from an analog input signal (101) to provide an analog output signal (123). A postcursor decision block (130) compares the analog output signal (123) against positive and negative values (104, 105) of a postcursor coefficient for providing first and second possible decisions (136, 137) for selecting a current postcursor-based decision (116) therebetween responsive to a previous postcursor-based decision (117). A precursor cancellation block (108) receives the analog output signal (123), the previous postcursor-based decision (117) and the current postcursor- based decision (116) for providing a digital output signal (124) for a previous sample of the analog input signal (101). The precursor cancellation block (108) includes comparators (211 -214) for receiving the analog output signal (123) and for respectively receiving threshold inputs (201 -204) different from one another for providing possible digital outputs (215-218) for the analog output signal (123). The selection stage (230) is coupled for receiving the possible digital outputs (215-218) for selection of the digital output signal (124).
(FR)Dans un récepteur (100), un égaliseur de rétroaction de décisions (120) fournit des décisions pondérées (121) de postcurseur à un bloc de soustraction (122) à des fins de soustraction d'un signal d'entrée analogique (101) pour fournir un signal de sortie analogique (123). Un bloc de décision (130) de postcurseur compare le signal de sortie analogique (123) à des valeurs positive et négative (104, 105) d'un coefficient de postcurseur pour fournir des première et seconde décisions possibles (136, 137) permettant de sélectionner, entre elles, une décision basée sur un postcurseur courant (116) en réponse à une décision basée sur un postcurseur précédent (117). Un bloc de suppression (108) de précurseur reçoit le signal de sortie analogique (123), la décision basée sur le postcurseur précédent (117) et la décision basée sur le postcurseur courant (116) afin de fournir un signal de sortie numérique (124) d'un échantillon précédent du signal d'entrée analogique (101). Le bloc de suppression (108) de précurseur comprend des comparateurs (211 -214) destinés à recevoir le signal de sortie analogique (123) et à recevoir respectivement des entrées de seuil (201-204) différentes les unes des autres pour fournir des sorties numériques possibles (215-218) du signal de sortie analogique (123). L'étage de sélection (230) est couplé de façon à recevoir les sorties analogiques possibles (215-218) à des fins de sélection du signal de sortie numérique (124).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)