WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016182596) MEMORY CIRCUIT USING DYNAMIC RANDOM ACCESS MEMORY ARRAYS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/182596    International Application No.:    PCT/US2015/063740
Publication Date: 17.11.2016 International Filing Date: 03.12.2015
IPC:
G06F 17/30 (2006.01)
Applicants: CAMBOU, Bertrand, F. [US/US]; (US)
Inventors: CAMBOU, Bertrand, F.; (US)
Agent: SULLIVAN, Denis, J.; (US)
Priority Data:
62/159,464 11.05.2015 US
Title (EN) MEMORY CIRCUIT USING DYNAMIC RANDOM ACCESS MEMORY ARRAYS
(FR) CIRCUIT DE MÉMOIRE UTILISANT DES MATRICES DE MÉMOIRE À ACCÈS ALÉATOIRE DYNAMIQUE
Abstract: front page image
(EN)A memory circuit using dynamic random access memory (DRAM) arrays. The DRAM arrays can be configured as CAMs or RAMs on the same die, with the control circuitry for performing comparisons located outside of the DRAM arrays. In addition, DRAM arrays can be configured for secure authentication where, after the first authentication performed with a non- volatile secure element, subsequent authentications can be performed by the DRAM array. Input patterns can be loaded into a DRAM array by loading logic state ones ("1") into each of the plurality of input data bit lines in each of the columns in the DRAM array and shunting one or more of the plurality of input data bit lines in the DRAM array corresponding to logic state zeroes ("0') in the input pattern.
(FR)L'invention concerne un circuit de mémoire utilisant des matrices de mémoire à accès aléatoire dynamique (DRAM). Les matrices de DRAM peuvent être configurées comme des CAM ou des RAM sur la même puce, avec la circuiterie de commande permettant d'effectuer des comparaisons situées à l'extérieur des matrices de DRAM. De plus, des matrices de DRAM peuvent être configurées pour une authentification sécurisée où, après la première authentification effectuée avec un élément sécurisé non volatil, des authentifications suivantes peuvent être effectuées par la matrice de DRAM. Des motifs d'entrée peuvent être chargés dans une matrice de DRAM en chargeant des valeurs unitaires d'état logique (« 1 ») dans chaque ligne de la pluralité de lignes de bits de données d'entrée dans chacune des colonnes dans la matrice de DRAM et en shuntant une ou plusieurs lignes de la pluralité de lignes de bits de données d'entrée dans la matrice de DRAM correspondant aux valeurs nulles d'état logique (« 0 ») dans le motif d'entrée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)