WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016181441) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/181441    International Application No.:    PCT/JP2015/063361
Publication Date: 17.11.2016 International Filing Date: 08.05.2015
IPC:
H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP)
Inventors: NAKAMURA, Norikazu; (JP).
KOTANI, Junji; (JP)
Agent: ITOH, Tadashige; (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置及び半導体装置の製造方法
Abstract: front page image
(EN)The present invention solves the problem by means of a semiconductor device characterized by having: on a substrate, a first semiconductor layer formed of a nitride semiconductor; on the first semiconductor layer, a second semiconductor layer formed of a material containing InAlN or InAlGaN; on the second semiconductor layer, a third semiconductor layer formed of a material containing AlN; on the third semiconductor layer, a fourth semiconductor layer formed of a material containing GaN; a gate electrode formed on the fourth semiconductor layer; and a source electrode and a drain electrode, which are formed on any one of the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer.
(FR)La présente invention résout un problème au moyen d'un dispositif à semi-conducteur qui est caractérisé en ce qu'il comprend : sur un substrat, une première couche semi-conductrice formée d'un nitrure semi-conducteur ; sur la première couche semi-conductrice, une deuxième couche semi-conductrice formée d'un matériau contenant InAlN ou InAlGaN ; sur la deuxième couche semi-conductrice, une troisième couche semi-conductrice formée d'un matériau contenant AlN ; sur la troisième couche semi-conductrice, une quatrième couche semi-conductrice formée d'un matériau contenant GaN ; une électrode de grille formée sur la quatrième couche semi-conductrice ; une électrode source et une électrode déversoir, qui sont formées sur une couche quelconque parmi la deuxième couche semi-conductrice, la troisième couche semi-conductrice et la quatrième couche semi-conductrice.
(JA)【解決手段】基板の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、InAlNまたはInAlGaNを含む材料により形成された第2の半導体層と、前記第2の半導体層の上に、AlNを含む材料により形成された第3の半導体層と、前記第3の半導体層の上に、GaNを含む材料により形成された第4の半導体層と、前記第4の半導体層の上に形成されたゲート電極と、前記第2の半導体層、前記第3の半導体層、前記第4の半導体層のうちのいずれかの上に形成されたソース電極及びドレイン電極と、を有することを特徴とする半導体装置により上記課題を解決する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)