WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016179159) SEMICONDUCTOR PACKAGE WITH HIGH DENSITY DIE TO DIE CONNECTION AND METHOD OF MAKING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/179159    International Application No.:    PCT/US2016/030543
Publication Date: 10.11.2016 International Filing Date: 03.05.2016
Chapter 2 Demand Filed:    02.03.2017    
IPC:
H01L 23/538 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: WE, Hong Bok; (US).
KIM, Dong Wook; (US).
LEE, Jae Sik; (US)
Agent: OLDS, Mark E.; (US)
Priority Data:
62/156,857 04.05.2015 US
14/844,185 03.09.2015 US
Title (EN) SEMICONDUCTOR PACKAGE WITH HIGH DENSITY DIE TO DIE CONNECTION AND METHOD OF MAKING THE SAME
(FR) BOÎTIER DE SEMICONDUCTEUR AVEC CONNEXION ENTRE PUCES À HAUTE DENSITÉ ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)A semiconductor package according to some examples of the disclosure may include a substrate having a bridge embedded in the substrate, a first and second die coupled to the substrate, and a plurality of electrically conductive bridge interconnects in the substrate coupling the bridge to the first and second die. The plurality of electrically conductive bridge interconnects may have a first bridge contact layer directly coupled to the bridge, a first solder layer on the first bridge contact layer, a second bridge contact layer on the first solder layer, a second solder layer on the second bridge contact layer, and a die contact directly coupled to one of the first and second die where the plurality of electrically conductive bridge interconnects are embedded in the substrate.
(FR)Certains exemples de l'invention concernent un boîtier de semiconducteur qui peut comprendre un substrat ayant un pont intégré dans le substrat, une première et une deuxième puce connectées au substrat, et une pluralité d'interconnexions par pont électriquement conducteur dans le substrat qui relient le pont aux première et deuxième puces. La pluralité d'interconnexions par pont électriquement conducteur peuvent comprendre une première couche de contact de pont directement connectée au pont, une première couche de soudure sur la première couche de contact de pont, une deuxième couche de contact de pont sur la première couche de soudure, une deuxième couche de soudure sur la deuxième couche de contact de pont, et un contact de puce directement relié à l'une de la première et de la deuxième puce. La pluralité d'interconnexions par pont électriquement conducteur sont incorporées dans le substrat.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)