WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016173322) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/173322    International Application No.:    PCT/CN2016/075754
Publication Date: 03.11.2016 International Filing Date: 07.03.2016
IPC:
H01L 29/786 (2006.01), H01L 27/12 (2006.01), H01L 21/336 (2006.01), G02F 1/136 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventors: LIU, Zheng; (CN)
Agent: DRAGON INTELLECTUAL PROPERTY LAW FIRM; 10F, Bldg. 2, Maples International Center No. 32 Xizhimen North Street, Haidian District Beijing 100082 (CN)
Priority Data:
201510220042.0 30.04.2015 CN
Title (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
(ZH) 一种阵列基板及其制作方法、及显示装置
Abstract: front page image
(EN)A manufacturing method of an array substrate comprises the following steps: sequentially forming a semiconductor pattern (2), a gate electrode (4) and a first insulation pattern (5) in different layers on a substrate (1). An orthographic projection of the semiconductor pattern on the substrate covers an orthographic projection of the first insulation pattern on the substrate, and an orthographic projection of the first insulation pattern on the substrate covers an orthographic projection of the gate electrode on the substrate. The first insulation pattern and the gate electrode are a mask, the semiconductor pattern is processed by a single-pass ion implantation process to form an active layer (2C), a heavily doped source region (2A) and a lightly doped source region (2B), a heavily doped drain region (2D) and a lightly doped drain region (2E). Lightly and heavily doped source and drain electrodes are respectively formed by only the single-pass ion implantation process. Since there is a low number of ion implantations, manufacturing time is reduced, thus reducing manufacturing costs. Furthermore, the lightly and heavily doped source and drain electrodes reduce source and drain electrode current, thus improving operation stability of display panel.
(FR)Un procédé de fabrication d'un substrat de réseau comprend les étapes suivantes : formation séquentielle d'un motif semi-conducteur (2), d'une électrode de grille (4) et d'un premier motif d'isolation (5) dans différentes couches sur un substrat (1). Une projection orthographique du motif semi-conducteur sur le substrat recouvre une projection orthographique du premier motif d'isolation sur le substrat, et une projection orthographique du premier motif d'isolation sur le substrat recouvre une projection orthographique de l'électrode de grille sur le substrat. Le premier motif d'isolation et l'électrode de grille sont un masque, le motif semi-conducteur est traité par un processus d'implantation ionique à passage unique afin de former une couche active (2C), une région de source fortement dopée (2A) et une région de source légèrement dopée (2B), une région de drain fortement dopée (2D) et une région de drain légèrement dopée (2E). Les électrodes de source et de drain légèrement et fortement dopées sont respectivement formées uniquement par le processus d'implantation ionique à passage unique. Étant donné qu'il y a un faible nombre d'implantations ioniques, le temps de fabrication est réduit, ce qui permet de réduire les coûts de fabrication. En outre, les électrodes de drain et de source légèrement et fortement dopées réduisent le courant d'électrode de source et de drain, ce qui permet d'améliorer la stabilité de fonctionnement de panneau d'affichage.
(ZH)一种阵列基板的制作方法包括如下步骤:在衬底基板(1)上依次形成不同层的半导体图形(2)、栅极(4)和第一绝缘图形(5);半导体图形在衬底基板上的正投影覆盖第一绝缘图形在衬底基板上的正投影,第一绝缘图形在衬底基板上的正投影覆盖栅极在衬底基板上的正投影;以第一绝缘图形和栅极为掩膜,通过一次离子注入工艺对半导体图形进行处理,形成有源层(2C)、重掺杂源极区(2A)、轻掺杂源极区(2B)、重掺杂漏极区(2D)和轻掺杂漏极区(2E)。只通过一次离子注入工艺即可形成具有轻掺杂、重掺杂的源漏极。由于离子注入次数少,故可以减少制造时间,进而降低制造成本。此外,具有轻掺杂、重掺杂的源漏极可降低漏极电流,从而提高显示面板工作的稳定性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)