WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016105967) MITIGATING TRAFFIC STEERING INEFFICIENCIES IN DISTRIBUTED UNCORE FABRIC
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/105967    International Application No.:    PCT/US2015/065138
Publication Date: 30.06.2016 International Filing Date: 11.12.2015
IPC:
G06F 13/16 (2006.01), G06F 12/08 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549 (US)
Inventors: NAGARAJAN, Ramadass; (US).
FREDERICK, Michael Todd; (US)
Agent: CRANDALL, Sean C.; (US)
Priority Data:
14/583,613 27.12.2014 US
Title (EN) MITIGATING TRAFFIC STEERING INEFFICIENCIES IN DISTRIBUTED UNCORE FABRIC
(FR) ATTÉNUATION DE MANQUES D'EFFICACITÉ DE CONDUITE DE TRAFIC DANS UN RÉSEAU DISTRIBUTED UNCORE FABRIC
Abstract: front page image
(EN)In an example, selected portions of an uncore fabric of a system-on-a-chip (SoC) or other embedded system is divided into two independent pipelines. Each pipeline operates independently of the other pipeline, and each accesses only one-half of the system memory, such as even or odd addresses in an interleaved memory. The two pipelines do not reconverge until after memory values have been returned. However, the uncore fabric may still present a single, monolithic interface to requesting devices. This allows system designers to treat the uncore fabric as a "black box" without modifying existing designs. Each incoming address may be processed by a deterministic hash, assigned to one of the pipelines, processed through memory, and then passed to a credit return.
(FR)Dans un exemple, des parties sélectionnées d'un réseau Uncore Fabric d'un système sur puce (SoC) ou d'un autre système intégré, sont divisées en deux pipelines indépendants. Chaque pipeline fonctionne indépendamment de l'autre, et chacun accède à seulement une moitié de la mémoire système, des adresses paires ou impaires dans une mémoire entrelacée par exemple. Les deux pipelines ne re-convergent pas tant que des valeurs de mémoire n'ont pas été retournées. Cependant, le réseau Uncore Fabric peut encore présenter une interface unique, monolithique, aux dispositifs demandeurs. Cela permet aux concepteurs du système de traiter le réseau Uncore Fabric en tant qu'une "boîte noire" sans modifier des modèles existants. Chaque adresse entrante peut être traitée par un hachage déterministe, attribuée à l'un des pipelines, traitée dans la mémoire, puis transmise à un retour de crédit.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)