WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016105727) APPARATUS AND METHOD FOR VECTOR BROADCAST AND XORAND LOGICAL INSTRUCTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/105727    International Application No.:    PCT/US2015/061725
Publication Date: 30.06.2016 International Filing Date: 20.11.2015
IPC:
G06F 9/38 (2006.01), G06F 9/30 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventors: OULD-AHMED-VALL, Elmoustapha; (US).
ESPASA, Roger; (ES).
GUILLEN, David F.; (ES).
SANCHEZ, F. Jesus; (ES).
SOLE, Guillem; (ES)
Agent: NICHOLSON, David F.; (US)
Priority Data:
14/582,171 23.12.2014 US
Title (EN) APPARATUS AND METHOD FOR VECTOR BROADCAST AND XORAND LOGICAL INSTRUCTION
(FR) APPAREIL ET PROCÉDÉ POUR UNE DIFFUSION DE VECTEUR ET UNE INSTRUCTION LOGIQUE OU EXCLUSIF/ET
Abstract: front page image
(EN)An apparatus and method are described for performing a vector broadcast and XORAND logical instruction. For example, one embodiment of a processor comprises: fetch logic to fetch an instruction from memory indicating a destination packed data operand, a first source packed data operand, a second source packed data operand, and an immediate operand, and execution logic to determine a bit in the second source packed data operand based a position corresponding to the immediate value, perform a bitwise AND between the first source packed data operand and the determined bit to generate an intermediate result, perform a bitwise XOR between the destination packed data operand and the intermediate result to generate a final result, and store the final result in a storage location indicated by the destination packed data operand.
(FR)L’invention concerne un appareil et un procédé pour réaliser une diffusion de vecteur et une instruction logique OU exclusif/ET. Par exemple, un mode de réalisation d’un processeur comprend : une logique d’extraction pour extraire une instruction à partir d’une mémoire indiquant un opérande de données condensées de destination, un premier opérande de données condensées source, un second opérande de données condensées source, et un opérande immédiat, et une logique d’exécution pour déterminer un bit dans le second opérande de données condensées source sur la base d’une position correspondant à la valeur immédiate, réaliser une opération ET par bit entre le premier opérande de données condensées source et le bit déterminé pour générer un résultat intermédiaire, réaliser une opération OU exclusif par bit entre l’opérande de données condensées de destination et le résultat intermédiaire pour générer un résultat final, et stocker le résultat final dans un emplacement de stockage indiqué par l’opérande de données condensées de destination.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)