WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016100402) RELIABILITY ENHANCEMENT METHODS FOR PHYSICALLY UNCLONABLE FUNCTION BITSTRING GENERATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/100402    International Application No.:    PCT/US2015/065909
Publication Date: 23.06.2016 International Filing Date: 15.12.2015
IPC:
G06F 21/73 (2013.01), G06F 21/70 (2013.01)
Applicants: STC.UNM [US/US]; 801 University Blvd., SE, Suite 101 Albuquerque, New Mexico 87106 (US)
Inventors: PLUSQUELLIC, James; (US)
Agent: VALAUSKAS, Charles C.; (US)
Priority Data:
62/091,985 15.12.2014 US
62/199,685 31.07.2015 US
62/204,835 13.08.2015 US
Title (EN) RELIABILITY ENHANCEMENT METHODS FOR PHYSICALLY UNCLONABLE FUNCTION BITSTRING GENERATION
(FR) PROCÉDÉS D’AMÉLIORATION DE FIABILITÉ POUR UNE GÉNÉRATION DE CHAÎNE DE BITS DE FONCTION PHYSIQUEMENT INCLONABLE
Abstract: front page image
(EN)A Hardware-Embedded Delay Physical Unclonable Function ("HELP PUF") leverages entropy by monitoring path stability and measuring path delays from core logic macros. Reliability and security enhancing techniques for the HELP PUF reduce bit flip errors during regeneration of the bitstring across environmental variations and improve cryptographic strength along with the corresponding difficulty of carrying out model building attacks. A voltage-based enrollment process screens unstable paths on normally synthesized (glitchy) functional units and reduces bit flip errors by carrying out enrollment at multiple supply voltages controlled using on-chip voltage regulators.
(FR)Selon l’invention, une fonction inclonable physique (PUF) de retard incorporée dans un matériel (« PUF HELP ») tire profit de l’entropie par surveillance de la stabilité de chemin et mesure de retards de chemin à partir de macro-instructions de logique principale. Des techniques d’amélioration de fiabilité et de sécurité pour la PUF HELP réduisent les erreurs de retournement de bit durant la régénération de la chaîne de bits à travers des variations environnementales et améliorent la puissance cryptographique conjointement avec la difficulté correspondante de réalisation d’attaques de construction de modèle. Un processus d’inscription basé sur la tension trie des chemins instables sur des unités fonctionnelles normalement synthétisées (à bruit parasite) et réduit les erreurs de retournement de bit par réalisation d’une inscription à de multiples tensions d’alimentation commandées à l’aide de régulateurs de tension sur puce.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)