WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016099494) INTEGRATED CIRCUIT DIE HAVING REDUCED DEFECT GROUP III-NITRIDE LAYER AND METHODS ASSOCIATED THEREWITH
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/099494    International Application No.:    PCT/US2014/070968
Publication Date: 23.06.2016 International Filing Date: 17.12.2014
IPC:
H01L 25/065 (2006.01), H01L 23/48 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054 (US)
Inventors: DASGUPTA, Sansaptak; (US).
THEN, Han Wui; (US).
RADOSAVLJEVIC, Marko; (US).
CHAU, Robert S.; (US).
GARDNER, Sanaz K.; (US).
SUNG, Seung Hoon; (US)
Agent: DOTHAGER, Kevin D.; (US)
Priority Data:
Title (EN) INTEGRATED CIRCUIT DIE HAVING REDUCED DEFECT GROUP III-NITRIDE LAYER AND METHODS ASSOCIATED THEREWITH
(FR) PUCE DE CIRCUIT INTÉGRÉ POSSÉDANT UNE COUCHE DE NITRURE DU GROUPE III PRÉSENTANT UN NIVEAU RÉDUIT DE DÉFAUTS ET PROCÉDÉS QUI Y SONT ASSOCIÉS
Abstract: front page image
(EN)Embodiments of the present disclosure are directed towards an integrated circuit (IC) die. In embodiments, an IC die may include a semiconductor substrate, a group III-Nitride or II-VI wurtzite layer disposed over the semiconductor substrate, and a plurality of buffer structures at least partially embedded in the group III-Nitride or II-VI wurtzite layer. In some embodiments, each of the plurality of buffer structures may include a central member disposed over the semiconductor substrate, a lower lateral member disposed over the semiconductor substrate and extending laterally away from the central member, and an upper lateral member disposed over the central member and extending laterally from the central member in an opposite direction from the lower lateral member. The plurality of buffer structures may be positioned in a staggered arrangement to terminate defects of the group III-Nitride or II-VI wurtzite layer. Other embodiments may be described and/or claimed.
(FR)Les modes de réalisation de la présente invention concernent une puce de circuit intégré (CI). Dans les modes de réalisation, une puce de CI peut comprendre un substrat semi-conducteur, une couche de nitrure du groupe III ou de wurtzite des groupes II à VI disposée sur le substrat semi-conducteur, et une pluralité de structures tampon au moins partiellement intégrées dans la couche de nitrure du groupe III ou de wurtzite des groupes II à VI. Dans certains modes de réalisation, chacune de la pluralité de structures tampon peut comprendre un élément central disposé sur le substrat semi-conducteur, un élément latéral inférieur disposé sur le substrat semi-conducteur et se prolongeant latéralement en s'éloignant de l'élément central, et un élément latéral supérieur disposé au-dessus de l'élément central et se prolongeant latéralement depuis l'élément central dans un sens opposé à l'élément latéral inférieur. La pluralité de structures tampon peut être positionnée selon un agencement en quinconce pour mettre fin aux défauts de la couche de nitrure du groupe III ou de wurtzite des groupes II à VI. D'autres modes de réalisation peuvent être décrits et/ou revendiqués.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)