WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016097813) SET ASSOCIATIVE CACHE MEMORY WITH HETEROGENEOUS REPLACEMENT POLICY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/097813    International Application No.:    PCT/IB2014/003261
Publication Date: 23.06.2016 International Filing Date: 14.12.2014
IPC:
G06F 12/16 (2006.01), G06F 12/08 (2006.01)
Applicants: VIA ALLIANCE SEMICONDUCTOR CO., LTD. [CN/CN]; Room 301, No.2537, Jinke Road Zhangjiang Hi-Tech Park Shanghai 201203 (CN)
Inventors: HOOKER, Rodney, E.; (US).
EDDY, Colin; (US).
REED, Douglas, R.; (US).
GREER, John, Michael; (US)
Priority Data:
Title (EN) SET ASSOCIATIVE CACHE MEMORY WITH HETEROGENEOUS REPLACEMENT POLICY
(FR) MÉMOIRE CACHE ASSOCIATIVE D'ENSEMBLES AVEC POLITIQUE DE REMPLACEMENT HÉTÉROGÈNE
Abstract: front page image
(EN)A set associative cache memory, comprising: an array of storage elements arranged as M sets by N ways; an allocation unit that allocates the storage elements in response to memory accesses that miss in the cache memory. Each memory access selects a set; for each parcel of a plurality of parcels, a parcel specifier specifies: a subset of ways of the N ways included in the parcel. The subsets of ways of parcels associated with a selected set are mutually exclusive; a replacement scheme associated with the parcel from among a plurality of predetermined replacement schemes. For each memory access, the allocation unit: selects the parcel specifier in response to the memory access; and uses the replacement scheme associated with the parcel to allocate into the subset of ways of the selected set included in the parcel.
(FR)L'invention concerne une mémoire cache associative d'ensembles, comprenant : un réseau d'éléments de mémoire agencés sous la forme de M ensembles par N voies; une unité d'attribution qui attribue les éléments de mémoire en réponse aux accès à la mémoire qui manquent dans la mémoire cache. Chaque accès à la mémoire sélectionne un ensemble; pour chaque lot d'une pluralité de lots, un spécificateur de lot spécifie : un sous-ensemble de voies des N voies incluses dans le lot. Les sous-ensembles de voies de lots associés à un ensemble sélectionné sont mutuellement exclusifs; un schéma de remplacement associé au lot parmi une pluralité de schémas de remplacement prédéfinis. Pour chaque accès à la mémoire, l'unité d'attribution : sélectionne le spécificateur de lot en réponse à l'accès à la mémoire; et utilise le schéma de remplacement associé au lot à allouer dans le sous-ensemble de voies de l'ensemble sélectionné inclus dans le lot.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)