WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016097792) APPARATUS AND METHOD TO PRECLUDE LOAD REPLAYS DEPENDENT ON WRITE COMBINING MEMORY SPACE ACCESS IN OUT-OF-ORDER PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/097792    International Application No.:    PCT/IB2014/003171
Publication Date: 23.06.2016 International Filing Date: 14.12.2014
IPC:
G06F 9/30 (2006.01)
Applicants: VIA ALLIANCE SEMICONDUCTOR CO., LTD. [CN/CN]; Room 301, No. 2537, Jinke Road Zhangjiang Hi-tech Park Shanghai 201203 (CN)
Inventors: COL, Gerard, M.; (US).
EDDY, Colin; (US).
HENRY, G., Glenn; (US)
Priority Data:
Title (EN) APPARATUS AND METHOD TO PRECLUDE LOAD REPLAYS DEPENDENT ON WRITE COMBINING MEMORY SPACE ACCESS IN OUT-OF-ORDER PROCESSOR
(FR) APPAREIL ET PROCÉDÉ PERMETTANT D'EXCLURE DES RÉPÉTITIONS DE CHARGEMENTS DÉPENDANT D'UN ACCÈS À UN ESPACE MÉMOIRE À COMBINAISON D'ÉCRITURE DANS UN PROCESSEUR DÉCLASSÉ
Abstract: front page image
(EN)An apparatus including first and second reservation stations. The first reservation station dispatches a load micro instruction, and indicates on a hold bus if the load micro instruction is a specified load micro instruction directed to retrieve an operand from a prescribed resource other than on-core cache memory. The second reservation station is coupled to the hold bus, and dispatches one or more younger micro instructions therein that depend on the load micro instruction for execution after a number of clock cycles following dispatch of the first load micro instruction, and if it is indicated on the hold bus that the load micro instruction is the specified load micro instruction, the second reservation station is configured to stall dispatch of the one or more younger micro instructions until the load micro instruction has retrieved the operand. The plurality of prescribed resources includes system memory, coupled to the out-of-order processor via a memory bus, where the specified load micro instruction is known to resolve to write combining memory space in the system memory.
(FR)Un appareil comprend une première et une seconde station de réservation. La première station de réservation distribue une micro-instruction de chargement et indique, sur un bus de maintien, si la micro-instruction de chargement est une micro-instruction de chargement spécifiée conçue pour récupérer un opérande à partir d'une ressource prescrite autre que la mémoire cache sur cœur. La seconde station de réservation est couplée au bus de maintien et y distribue une ou plusieurs micro-instructions plus récentes qui dépendent de la micro-instruction de chargement pour l'exécution après un certain nombre de cycles d'horloge suivant la distribution de la première micro-instruction de chargement, et s'il est indiqué sur le bus de maintien que la micro-instruction de chargement est la micro-instruction de chargement spécifiée, la seconde station de réservation est configurée pour interrompre la distribution de la ou des micro-instructions plus récentes jusqu'à ce que la micro-instruction de chargement ait récupéré l'opérande. La pluralité de ressources prescrites comprend une mémoire système, couplée au processeur déclassé par le biais d'un bus mémoire, la micro-instruction de chargement spécifiée étant conçue pour résoudre un espace mémoire à combinaison d'écriture dans la mémoire système.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)