WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016096853) PHASE SWITCHING PLL AND CALIBRATION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/096853    International Application No.:    PCT/EP2015/079786
Publication Date: 23.06.2016 International Filing Date: 15.12.2015
IPC:
H03L 7/08 (2006.01), H03L 7/081 (2006.01), H03L 7/085 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; Torshamnsgatan 21-23 S-164 83 Stockholm (SE)
Inventors: EK, Staffan; (SE).
PÅHLSSON, Tony; (SE).
SJÖLAND, Henrik; (SE).
SUNDSTRÖM, Lars; (SE)
Agent: ERICSSON; Torshamnsgatan 21-23 164 80 Stockholm (SE)
Priority Data:
14/576691 19.12.2014 US
Title (EN) PHASE SWITCHING PLL AND CALIBRATION METHOD
(FR) BOUCLE PLL DE COMMUTATION DE PHASE ET PROCÉDÉ D'ÉTALONNAGE
Abstract: front page image
(EN)The phase-locked loop (PLL) presented herein controls the phase of the output of the PLL. To that end, the PLL includes an oscillator that generates an output signal at an output of the PLL responsive to a comparison between a reference signal input to the PLL and a feedback signal derived from the output signal. To control the phase of the output signal, a modulation signal is applied to one input of the oscillator, separate from the reference signal input, where the modulation signal comprises one or more pulses having a total area defined based on the desired phase shift. To maintain the desired phase shift at the output of the PLL, the PLL also sets a time relationship between the reference signal and the feedback signal based on the desired phase shift.
(FR)L'invention concerne une boucle à verrouillage de phase (PLL pour Phase Lock Loop) qui règle la phase de la sortie de la boucle PLL. À cette fin, la boucle PLL comprend un oscillateur qui génère un signal de sortie au niveau d'une sortie de la boucle PLL suite à une comparaison entre un signal de référence fourni en entrée à la boucle PLL et un signal de rétroaction dérivé du signal de sortie. Pour régler la phase du signal de sortie, un signal de modulation est appliqué à une entrée de l'oscillateur, distincte de l'entrée de signal de référence, le signal de modulation comprenant une ou plusieurs impulsions présentant une zone totale définie en se basant sur le décalage de phase souhaité. Pour maintenir le décalage de phase souhaité à la sortie de la boucle PLL, la boucle PLL détermine également un rapport temporel entre le signal de référence et le signal de rétroaction en se basant sur le décalage de phase souhaité.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)