WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016095843) PHOTONIC CRYSTAL ALL-OPTICAL MULTISTEP DELAY OR TRANSFORMATION LOGIC GATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/095843    International Application No.:    PCT/CN2015/097841
Publication Date: 23.06.2016 International Filing Date: 18.12.2015
IPC:
G02B 6/122 (2006.01), G02F 3/00 (2006.01)
Applicants: SHENZHEN UNIVERSITY [CN/CN]; No. 3688 Nanhai Avenue, Nanshan Shenzhen Guangdong Shenzhen, Guangdong 518060 (CN)
Inventors: OUYANG, Zhengbiao; (CN).
YU, Quanqiang; (CN)
Agent: SHENZHEN LITUO INTELLECTUAL PROPERTY AGENCY CO.,LTD; 1701, East Tower, Nanshan Software Park,10128# Shennan Avenue,Nanshan District,Shenzhen City Shenzhen, Guangdong 518054 (CN)
Priority Data:
201410804838.6 19.12.2014 CN
Title (EN) PHOTONIC CRYSTAL ALL-OPTICAL MULTISTEP DELAY OR TRANSFORMATION LOGIC GATE
(FR) PORTE LOGIQUE DE TRANSFORMATION OU, À RETARD À PLUSIEURS PHASES, ENTIÈREMENT OPTIQUE ET À CRISTAL PHOTONIQUE
(ZH) 光子晶体全光多步延迟或变换逻辑门
Abstract: front page image
(EN)A photonic crystal all-optical multistep delay OR transformation logic gate consisting of one optical switch unit (01), one photonic crystal structural unit (02), one reference light source (03), one wave-absorbing load (04), one D trigger unit (05), and one memory or delayer (06). An input terminal of the memory or delayer (06) is connected to logic signal X1; an output terminal of the memory or delayer is connected to a delay signal input terminal of the optical switch unit (01). A logic signal input terminal of the optical switch unit (01) is connected to logic signal X­2. The reference light source (03) is connected to a reference light input terminal of the optical switch unit (01). Three intermediate signal output terminals of the optical switch unit (01) respectively are connected to first and second intermediate signal input terminals of the photonic crystal structural unit (02) and to the wave-absorbing load (04). Clock control signal CP is connected to a clock signal CP input terminal of the optical switch unit (01) and to a clock signal input terminal of the D trigger unit (05). An output terminal of the photonic crystal structural unit (02) is connected to a D signal input terminal of the D trigger unit (05). The structure can be integrated with other optical logic elements.
(FR)La présente invention concerne une porte logique de transformation OU, à retard à plusieurs phases, entièrement optique et à cristal photonique, qui comprend une unité de commutation optique (01), une unité structurale à cristal photonique (02), une source de lumière de référence (03), une charge absorbant les ondes (04), un déclencheur D (05), et une mémoire ou un retardateur (06). Une borne d'entrée de la mémoire ou du retardateur (06) est connectée à un signal logique X1, et une borne de sortie de la mémoire ou du retardateur est connectée à une borne d'entrée de signal de retard de l'unité de commutation optique (01). Une borne d'entrée de signal logique de ladite unité de commutation optique (01) est connectée à un signal logique X2. La source de lumière de référence (03) est connectée à une borne d'entrée de lumière de référence de l'unité de commutation optique (01). Trois bornes de sortie de signal intermédiaire de cette unité de commutation optique (01) sont connectées respectivement à une première et une seconde borne d'entrée de signal intermédiaire de l'unité structurale à cristal photonique (02), et à la charge absorbant les ondes (04). Un signal de commande d'horloge CP est connecté à une borne d'entrée CP de signal d'horloge de l'unité de commutation optique (01) et à une borne d'entrée de signal d'horloge du déclencheur D (05). Une borne de sortie de l'unité structurale à cristal photonique (02) est connectée à une borne d'entrée de signal D du déclencheur D (05). La structure peut être intégrée à d'autres éléments logiques optiques.
(ZH)一种光子晶体全光多步延迟或变换逻辑门,由一个光开关单元(01)、一个光子晶体结构单元(02)、一个参考光源(03)、一个吸波负载(04)、一个D触发器单元(05)和一个存储器或延迟器(06)组成。存储器或延迟器(06)的输入端与逻辑信号X1连接,其输出端与光开关单元(01)的延迟信号输入端连接。光开关单元(01)的逻辑信号输入端与逻辑信号X2连接。参考光源(03)与光开关单元(01)的参考光输入端连接。光开关单元(01)的三个中间信号输出端分别与光子晶体结构单元(02)的第一、二中间信号输入端和吸波负载(04)连接。时钟控制信号CP与光开关单元(01)的时钟信号CP输入端和D触发器单元(05)的时钟信号输入端连接。光子晶体结构单元(02)的输出端与D触发器单元(05)的D信号输入端连接。该结构与其它光学逻辑元件集成。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)