WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016095306) MANUFACTURING METHOD FOR LOWER TEMPERATURE POLYCRYSTAL SILICON THIN FILM TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/095306    International Application No.:    PCT/CN2015/070890
Publication Date: 23.06.2016 International Filing Date: 16.01.2015
IPC:
H01L 21/336 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO.,LTD. [CN/CN]; No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132 (CN)
Inventors: CHEN, Gui; (CN).
XUE, Jingfeng; (CN).
ZHANG, Xin; (CN)
Agent: MING & YUE INTELLECTUAL PROPERTY LAW FIRM; Suite 611, 6/F, Block 206, Nanyou Second Industrial Zone(Block B,HengYue Center), No.21 Dengliang Road, Nanshan Shenzhen, Guangdong 518054 (CN)
Priority Data:
201410784059.4 16.12.2014 CN
Title (EN) MANUFACTURING METHOD FOR LOWER TEMPERATURE POLYCRYSTAL SILICON THIN FILM TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHE MINCE EN SILICIUM POLYCRISTALLIN À BASSE TEMPÉRATURE
(ZH) 一种低温多晶硅薄膜晶体管的制造方法
Abstract: front page image
(EN)A manufacturing method for a lower temperature polycrystal silicon thin film transistor comprises: providing a substrate (22); forming a buffer layer (24) on the substrate (22); forming a polycrystal silicon layer (26) and a photoresist layer (28) on the buffer layer (24) at the same time, and performing ion implantation into a source region (262) and a drain region (264) in the polycrystal silicon layer (26), wherein the thickness of the photoresist layer on a partial region (2621) of the source region (262) away from a channel region (266) in the polycrystal silicon layer (26) and the thickness of the photoresist layer on a partial region (2622) of the source region (262) adjacent to the channel region (266) increase orderly, and the thickness of the photoresist layer on a partial region (2642) of the drain region (264) away from the channel region (266), the thickness of the photoresist layer on a partial region (2641) of the drain region (264) adjacent to the channel region (266) and the thickness of the photoresist layer on the channel region (266) increase orderly. The process is simplified due to the fact that in the method described above, manufacturing and treatment of the polycrystal silicon layer are finished only by use of a one-time photomasking process and a one-time ion implantation process, which accordingly lowers the process cost and helps improve production efficiency.
(FR)L’invention concerne un procédé de fabrication d’un transistor à couche mince en silicium polycristallin à basse température qui consiste : à produire un substrat (22) ; à former une couche tampon (24) sur le substrat (22) ; à former une couche de silicium polycristallin (26) et une couche photorésistante (28) sur la couche tampon (24) simultanément, et à procéder à une implantation d’ions dans une zone de source (262) et dans une zone de drain (264) dans la couche de silicium polycristallin (26), l’épaisseur de la couche photorésistante sur une zone partielle (2621) de la zone de source (262) éloignée d’une zone de canal (266) dans la couche de silicium polycristallin (26) et l’épaisseur de la couche photorésistante sur une zone partielle (2622) de la zone de source (262) adjacente à la zone de canal (266) croissant dans cet ordre, et l’épaisseur de la couche photorésistante sur une zone partielle (2642) de la zone de drain (264) éloignée de la zone de canal (266), l’épaisseur de la couche photorésistante sur une zone partielle (2641) de la zone de drain (264) adjacente à la zone de canal (266) et l’épaisseur de la couche photorésistante sur la zone de canal (266) croissant dans cet ordre. Le processus est simplifié en raison du fait que selon le procédé décrit ci-dessus, la fabrication et le traitement de la couche de silicium polycristallin ne sont finis qu’au moyen d’un processus de masquage photographique en une fois et d’un processus d’implantation d’ions en une fois, ce qui réduit par conséquent le coût de traitement et permet l’amélioration du rendement de production.
(ZH)一种低温多晶硅薄膜晶体管的制造方法,包括:提供一基板(22);在所述基板(22)上形成缓冲层(24);在所述缓冲层(24)上同时形成多晶硅层(26)及光阻层(28),对多晶硅层(26)中的源极区(262)及漏极区(264)进行离子注入,所述源极区(262)远离多晶硅层(26)中的通道区(266)的部分区(2621)上的光阻层的厚度、所述源极区(262)靠近所述通道区(266)的部分区(2622)上的光阻层的厚度及所述通道区(266)上的光阻层的厚度依次增大,所述漏极区(264)远离所述通道区(266)的部分区(2642)上的光阻层的厚度、所述漏极区(264)靠近所述通道区(266)的部分区(2641)上的光阻层的厚度及所述通道区(266)上的光阻层的厚度依次增大。以上方法仅采用一次光罩工艺及一次离子注入工艺完成对多晶硅层的制作处理,简化了工艺,因此减少工艺制程成本,且利于提高生产效率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)