WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016094718) POWER FIELD-EFFECT TRANSISTOR (FET), PRE-DRIVER, CONTROLLER, AND SENSE RESISTOR INTEGRATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/094718    International Application No.:    PCT/US2015/065091
Publication Date: 16.06.2016 International Filing Date: 10.12.2015
IPC:
H05K 1/14 (2006.01)
Applicants: TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474 (US).
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku Tokyo 160-8366 (JP) (JP only)
Inventors: RANMUTHU, Indumini, W.; (US)
Agent: DAVIS, Michael, A., Jr.; (US)
Priority Data:
62/090,197 10.12.2014 US
Title (EN) POWER FIELD-EFFECT TRANSISTOR (FET), PRE-DRIVER, CONTROLLER, AND SENSE RESISTOR INTEGRATION
(FR) TRANSISTOR DE PUISSANCE À EFFET DE CHAMP (FET), PRÉ-AMPLIFICATEUR DE TENSION, DISPOSITIF DE COMMANDE ET INTÉGRATION DE RÉSISTANCES DE DÉTECTION
Abstract: front page image
(EN)In described examples of techniques for integrating power field-effect transistors (FETs), pre-drivers, controllers, and/or resistors into a common multi-chip package for implementing multi-phase bridge circuits, the techniques may provide a multi-chip package (62) with at least two high-side (HS) FETs (80) and at least two low-side (LS) FETs (82, 84, 86), and place the at least two HS FETs or the at least LS FETs on a common die (80). Placing at least two FETs on a common die may reduce the number of die and the number of thermal pads (i.e., die pads) needed to implement a set of power FETs, thereby decreasing component count of a multi-phase bridge circuit and/or allowing a more compact, higher current density multi-phase bridge circuit to be obtained without significantly increasing thermal power dissipation of the circuit.
(FR)La présente invention porte, dans des exemples, sur des techniques permettant d'intégrer des transistors de puissance à effet de champ (FET pour Field Effect Transistor), des pré-amplificateurs de tension, des dispositifs de commande et/ou des résistances dans un boîtier multipuce commun pour mettre en œuvre des circuits à pont à phases multiples, les techniques peuvent fournir un boîtier multipuce (62) ayant au moins deux transistors FET côté haut (HS pour High Side) (80) et au moins deux transistors FET côté bas (LS pour Low Side) (82, 84, 86) et placer les deux transistors FET HS, ou plus, ou les deux transistors FET LS, ou plus, sur une puce commune (80). Le placement d'au moins deux transistors FET sur une puce commune peut réduire le nombre de puces et le nombre de plages de connexion thermiques (c'est-à-dire, des plages de connexion de puce) nécessaires pour mettre en œuvre un ensemble de transistors FET de puissance, ce qui permet de réduire le nombre de composants d'un circuit à pont à phases multiples et/ou d'obtenir un circuit à pont à phases multiples plus compact et à densité de courant plus élevée sans augmenter de manière significative la dissipation de puissance thermique du circuit.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)