WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016094252) PACKAGE SUBSTRATE COMPRISING CAPACITOR, REDISTRIBUTION LAYER AND DISCRETE COAXIAL CONNECTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/094252    International Application No.:    PCT/US2015/064039
Publication Date: 16.06.2016 International Filing Date: 04.12.2015
Chapter 2 Demand Filed:    07.10.2016    
IPC:
H01L 23/498 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: WE, Hong Bok; (US).
HWANG, Kyu-Pyung; (US).
SONG, Young Kyu; (US).
KIM, Dong Wook; (US)
Agent: THAVONEKHAM, S. Sean; (US).
LOZA, Julio; (US).
LOZA, Julio; Loza & Loza, LLP 305 North Second Avenue #127 Upland, CA 91786 (US).
LOZA, Julio; Loza & Loza, LLP 305 North Second Avenue #127 Upland, California 91786 (US).
LOZA, Julio; Loza & Loza, LLP 305 North Second Avenue #127 Upland, California 91786 (US)
Priority Data:
14/563,854 08.12.2014 US
Title (EN) PACKAGE SUBSTRATE COMPRISING CAPACITOR, REDISTRIBUTION LAYER AND DISCRETE COAXIAL CONNECTION
(FR) SUBSTRAT DE BOÎTIER COMPRENANT UN CONDENSATEUR, UNE COUCHE DE REDISTRIBUTION ET UNE CONNEXION COAXIALE DISCRÈTE
Abstract: front page image
(EN)A package substrate that includes a first portion and a redistribution portion. The first portion is configured to operate as a capacitor. The first portion includes a first dielectric layer, a first set of metal layers in the dielectric layer, a first via in the dielectric layer, a second set of metal layers in the dielectric layer, and a second via in the dielectric layer. The first via is coupled to the first set of metal layers. The first via and the first set of metal layers are configured to provide a first electrical path for a ground signal. The second via is coupled to the second set of metal layers. The second via and the second set of metal layers are configured to provide a second electrical path for a power signal. The redistribution portion includes a second dielectric layer, and a set of interconnects.
(FR)L'invention concerne un substrat de boîtier qui comprend une première partie et une partie de redistribution. La première partie est configurée de sorte à fonctionner comme un condensateur. La première partie comprend une première couche diélectrique, une première série de couches métalliques dans la couche diélectrique, un premier trou d'interconnexion dans la couche diélectrique, une seconde série de couches métalliques dans la couche diélectrique et un second trou d'interconnexion dans la couche diélectrique. Le premier trou d'interconnexion est couplé à la première série de couches métalliques. Le premier trou d'interconnexion et la première série de couches métalliques sont configurés de sorte à fournir un premier trajet électrique pour un signal de mise à la terre. Le second trou d'interconnexion est couplé à la seconde série de couches métalliques. Le second trou d'interconnexion et la seconde série de couches métalliques sont configurés de sorte à fournir un second trajet électrique pour un signal de puissance. La partie de redistribution comprend une seconde couche diélectrique et une série d'interconnexions.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)