WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016093891) DYNAMIC VOLTAGE SCALING IN PROGRAMMABLE INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/093891    International Application No.:    PCT/US2015/041405
Publication Date: 16.06.2016 International Filing Date: 21.07.2015
Chapter 2 Demand Filed:    18.05.2016    
IPC:
H03K 3/037 (2006.01), G06F 1/32 (2006.01), H03K 19/00 (2006.01), H03K 19/08 (2006.01)
Applicants: XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventors: LESEA, Austin, H.; (US)
Agent: HSU, Frederick; (US)
Priority Data:
14/568,899 12.12.2014 US
Title (EN) DYNAMIC VOLTAGE SCALING IN PROGRAMMABLE INTEGRATED CIRCUITS
(FR) MISE À L'ÉCHELLE DE TENSION DYNAMIQUE DANS DES CIRCUITS INTÉGRÉS PROGRAMMABLES
Abstract: front page image
(EN)An apparatus (100, 700) includes a first programmable circuit block (102, 106) including a plurality of programmable circuit elements. The plurality of programmable circuit elements include a hardwired, instrumented memory element (200). The instrumented memory element includes a first flip-flop (202) configured to receive a data signal (212), a delay circuit (204) configured to generate a delayed version of the data signal (216), and a second flip-flop (206) identical to the first flip-flop (202) and configured to receive the delayed version of the data signal (216). The instrumented memory element also may include a comparator (208) configured to compare an output signal (214) from the first flip- flop and an output signal (218) from the second flip-flop (206) and an error signal generator (210). The error signal generator (210) is configured to generate an error signal (222) responsive to a mismatch of bits between the output signal (214) from the first flip-flop (202) and the output signal (218) from the second flip- flop (206).
(FR)L'invention concerne un appareil (100, 700) comprenant un premier bloc-circuit programmable (102, 106) incluant une pluralité d'éléments de circuit programmable. La pluralité d'éléments de circuit programmable comprend un élément de mémoire instrumenté, câblé (200). L'élément de mémoire instrumenté comprend une première bascule (202) configurée pour recevoir un signal de données (212), un circuit de retard (204) configuré pour générer une version retardée du signal de données (216), et une seconde bascule (206) identique à la première bascule (202) et configurée pour recevoir la version retardée du signal de données (216). L'élément de mémoire instrumenté peut également comprendre un comparateur (208) configuré pour comparer un signal de sortie (214) en provenance de la première bascule bistable et un signal de sortie (218) en provenance de la seconde bascule (206), ainsi qu'un générateur de signal d'erreur (210). Le générateur de signal d'erreur (210) est configuré pour générer un signal d'erreur (222) en réponse à une absence de correspondance de bits entre le signal de sortie (214) en provenance de la première bascule (202) et le signal de sortie (218) en provenance de la seconde bascule (206).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)