WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016093287) MICROSTRUCTURE FORMATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND CMOS FORMATION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/093287    International Application No.:    PCT/JP2015/084586
Publication Date: 16.06.2016 International Filing Date: 03.12.2015
IPC:
H01L 21/20 (2006.01), H01L 21/265 (2006.01), H01L 21/8238 (2006.01), H01L 27/092 (2006.01), H01L 29/06 (2006.01)
Applicants: TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325 (JP).
THE UNIVERSITY OF TOKYO [JP/JP]; 3-1, Hongo 7-chome, Bunkyo-ku, Tokyo 1138654 (JP)
Inventors: GUNJI Isao; (JP).
IZAWA Yusaku; (JP).
OBA Daisuke; (JP).
KONDO Yoshiyuki; (JP).
KASHIWAGI Yusaku; (JP).
SUGIYAMA Masakazu; (JP)
Agent: BECCHAKU Shigehisa; Lusis Bldg. 2nd Floor, 16-1, Higashi Shinbashi 2-chome, Minato-ku, Tokyo 1050021 (JP)
Priority Data:
2014-249801 10.12.2014 JP
Title (EN) MICROSTRUCTURE FORMATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND CMOS FORMATION METHOD
(FR) PROCÉDÉ DE FORMATION D'UNE MICROSTRUCTURE, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR, ET PROCÉDÉ DE FORMATION DE CMOS
(JA) 微細構造形成方法、半導体デバイスの製造方法、及びCMOSの形成方法
Abstract: front page image
(EN)Provided is a microstructure formation method with which a high-quality heterogeneous semiconductor microstructure can be formed on a substrate. A trench 14 is formed in an SiO2 film 12 or the like which has been formed on the upper surface of a monocrystalline silicon substrate 10, the (001) crystal surface 15 of the monocrystalline silicon substrate 10 is exposed at the bottom of the trench 14, the trench 14 is packed with indium phosphide 16, the packed indium phosphide 16 is rendered amorphous by injection of an ionized impurity, and the amorphous indium phosphide 16 is heated and then slow-cooled to recrystallize the indium phosphide 16 from the (001) crystal surface 15. During heating of the amorphous indium phosphide 16, the indium phosphide 16 is heated by a laser scanner 24 arranged to the upper surface side of the monocrystalline silicon substrate 10, and during slow-cooling of the amorphous indium phosphide 16, the intensity of the laser beam L from the laser scanner 24 is gradually decreased.
(FR)L'invention concerne un procédé de formation d'une microstructure qui permet de former une microstructure semi-conductrice hétérogène de haute qualité sur un substrat. Une tranchée (14) est formée dans un film de SiO2 (12) ou analogue qui a été formé sur la surface supérieure d'un substrat de silicium monocristallin (10), la surface cristalline (001) (15) du substrat de silicium monocristallin (10) est exposée au niveau de la partie inférieure de la tranchée (14), la tranchée (14) est remplie de phosphure d'indium (16), le phosphure d'indium (16) tassé est rendu amorphe par injection d'une impureté ionisée, et le phosphure d'indium (16) amorphe est chauffé et ensuite refroidi lentement pour recristalliser le phosphure d'indium (16) à partir de la surface cristalline (001) (15). Pendant le chauffage du phosphure d'indium (16) amorphe, le phosphure d'indium (16) est chauffé par un dispositif de balayage laser (24) agencé sur le côté de surface supérieure du substrat de silicium monocristallin (10), et pendant le refroidissement lent du phosphure d'indium (16) amorphe, l'intensité du faisceau laser L par rapport au dispositif de balayage laser (24) est progressivement diminuée.
(JA) 高品質な異種半導体の微細構造を基板に形成することができる微細構造形成方法を提供する。単結晶シリコン基板10の上面に形成されたSiO膜12等にトレンチ14を形成し、該トレンチ14の底において単結晶シリコン基板10の(001)結晶面15を露出させ、トレンチ14にインジウムリン16を充填し、充填されたインジウムリン16へイオン化された不純物を注入してアモルファス化し、アモルファス化されたインジウムリン16を加熱した後に徐冷して(001)結晶面15からインジウムリン16を再結晶させ、アモルファス化されたインジウムリン16を加熱する際には、単結晶シリコン基板10の上面側に配置されたレーザスキャナ24によってインジウムリン16を加熱し、アモルファス化されたインジウムリン16を徐冷する際には、レーザスキャナ24からのレーザ光Lの強度を漸減する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)