WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016092741) METHODS FOR FABRICATING A MEMORY DEVICE WITH AN ENLARGED SPACE BETWEEN NEIGHBORING BOTTOM ELECTRODES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/092741    International Application No.:    PCT/JP2015/005552
Publication Date: 16.06.2016 International Filing Date: 05.11.2015
IPC:
H01L 27/10 (2006.01), H01L 27/24 (2006.01)
Applicants: SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014 (JP)
Inventors: OKUNO, Jun; (US)
Agent: TSUBASA PATENT PROFESSIONAL CORPORATION; 3F, Sawada Building 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022 (JP)
Priority Data:
14/562,880 08.12.2014 US
Title (EN) METHODS FOR FABRICATING A MEMORY DEVICE WITH AN ENLARGED SPACE BETWEEN NEIGHBORING BOTTOM ELECTRODES
(FR) PROCÉDÉS PERMETTANT DE FABRIQUER UN DISPOSITIF DE MÉMOIRE COMPORTANT UN ESPACE ÉLARGI ENTRE DES ÉLECTRODES INFÉRIEURES VOISINES
Abstract: front page image
(EN)Embodiments of the present invention describe a method for fabricating a memory device comprising an enlarged space between neighboring bottom electrodes comprising depositing a poly-silicon layer on a substrate depositing a carbon layer above the poly-silicon layer, patterning a photo-resist layer on the carbon layer, depositing a first spacer layer on the photo-resist layer and performing a modified photolithography process on the photo resist layer after etching back the spacer layer creating sidewalls.
(FR)La présente invention porte, dans des modes de réalisation, sur un procédé permettant de fabriquer un dispositif de mémoire comprenant un espace élargi entre les électrodes inférieures, ledit procédé consistant à déposer une couche de polysilicium sur un substrat, à déposer une couche de carbone sur la couche de polysilicium, à former un motif sur une couche de résine photosensible sur la couche de carbone, à déposer une première couche d'espacement sur la couche de résine photosensible et à effectuer un procédé de photolithographie modifié sur la couche de résine photosensible après gravure en retrait de la couche d'espacement, ce qui crée des parois latérales.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)