WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016090718) TEST PAD FORMING METHOD AND ARRAY TEST METHOD USING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/090718    International Application No.:    PCT/CN2015/070204
Publication Date: 16.06.2016 International Filing Date: 06.01.2015
IPC:
H01L 21/66 (2006.01), G01R 31/28 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132 (CN)
Inventors: HU, Yutong; (CN).
DU, Peng; (CN)
Agent: MING & YUE INTELLECTUAL PROPERTY LAW FIRM; Suite 611, 6/F, Block 206, Nanyou Second Industrial Zone (Block B, HengYue Center), No.21 Dengliang Road, Nanshan Shenzhen, Guangdong 518054 (CN)
Priority Data:
201410757792.7 10.12.2014 CN
Title (EN) TEST PAD FORMING METHOD AND ARRAY TEST METHOD USING SAME
(FR) PROCÉDÉ DE FORMATION DE PLAGES DE TEST ET PROCÉDÉ DE TEST EN RÉSEAU L'UTILISANT
(ZH) 测试垫的形成方法及利用该测试垫进行阵列测试的方法
Abstract: front page image
(EN)A test pad (30) forming method between neighboring transistor zones (20), comprising: forming multiple sets of transistor zones (20) arranged in an array on a glass substrate; each set of transistor zones (20) comprises a first transistor zone (21) and an oppositely disposed second transistor zone (22); and multiple test pads (30) are formed between the first transistor zone (21) and the second transistor zone (22). Also provided is an array test method to the neighboring transistor zones (20) by using the test pad (30) formed by the above method. The method uses shared test pads (30) formed between the neighboring transistor zones (20) of each set of transistor zones (20) to conduct the array test on the neighboring transistor zones (20), further reduces the size of a neighboring edge zone of each transistor zone (20), thus facilitating a narrow border display.
(FR)L'invention concerne un procédé de formation d'une plage (30) de test entre des zones voisines (20) de transistors, comportant les étapes consistant à: former des ensembles multiples de zones (20) de transistors disposées en un réseau sur un substrat en verre; chaque ensemble de zones (20) de transistors comportant une première zone (21) de transistors et une deuxième zone (22) de transistors disposé de façon opposée; et des plages (30) de test multiples étant formées entre la première zone (21) de transistors et la deuxième zone (22) de transistors. L'invention concerne également un procédé de test en réseau des zones voisines (20) de transistors à l'aide de la plage (30) de test formée par le procédé ci-dessus. Le procédé utilise des plages (30) de test communes formées entre les zones voisines (20) de transistors de chaque ensemble de zones (20) de transistors pour réaliser le test en réseau sur les zones voisines (20) de transistors, réduit davantage la taille d'une zone de bord voisine de chaque zone (20) de transistors, facilitant ainsi un affichage à bordure étroite.
(ZH)一种相邻晶体管区域(20)之间形成测试垫(30)的方法,包括:在玻璃基板上形成阵列排布的多组晶体管区域(20);其中,每组晶体管区域(20)包括相对设置的第一晶体管区域(21)及第二晶体管区域(22);在所述第一晶体管区域(21)与所述第二晶体管区域(22)之间形成多个测试垫(30)。还提供一种利用上述方法形成的测试垫(30)对相邻晶体管区域(20)进行阵列测试的方法。该方法利用在每组晶体管区域(20)的相邻晶体管区域(20)之间形成的共用的测试垫(30),利用该共用的测试垫(30)对相邻晶体管区域(20)进行阵列测试的同时,能够减小每一晶体管区域(20)的邻接边缘区域的尺寸,从而利于显示器实现窄边框化。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)