WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016090690) LTPS PIXEL UNIT AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/090690    International Application No.:    PCT/CN2014/095385
Publication Date: 16.06.2016 International Filing Date: 29.12.2014
IPC:
H01L 51/52 (2006.01), H01L 51/56 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; NO.9-2,Tangming Rd, Guangming New District Shenzhen, Guangdong 518132 (CN)
Inventors: HU, Yutong; (CN).
DU, Peng; (CN)
Agent: CHINA WISPRO INTELLECTUAL PROPERTY LLP.; Room A806 Zhongdi Building, China University of Geosciences Base, No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057 (CN)
Priority Data:
201410768769.8 12.12.2014 CN
Title (EN) LTPS PIXEL UNIT AND MANUFACTURING METHOD THEREOF
(FR) UNITÉ DE PIXEL LTPS ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(ZH) 一种LTPS像素单元及其制造方法
Abstract: front page image
(EN)Provided are a low temperature poly-silicon (LTPS) pixel unit and manufacturing method thereof, the method comprising the following steps: forming a buffer layer (12) on a substrate (11); forming a semiconductor pattern (14) and a common electrode pattern (15) on the buffer layer (12); sequentially forming a first insulating layer (16), a gate pattern (17), and a second insulating layer (18) on the semiconductor pattern (14); forming a source pattern (19) and a drain pattern (110) on the second insulating layer (18), the source pattern (19) and the drain pattern (110) are electrically connected to the semiconductor pattern (14) via the first insulating layer (16) and a first contact hole (M1) on the second insulating layer (18); forming a pixel electrode pattern (112) on the second insulating layer (18), and the pixel electrode pattern (112) is electrically connected to the source pattern (19) or the drain pattern (110). Therefore, the present invention reduces cost and increases process yield rate.
(FR)La présente invention concerne une unité de pixel à polysilicium basse température (LTPS), ainsi qu'un procédé de fabrication associé. Le procédé comprend les étapes suivantes : la formation d'une couche tampon (12) sur un substrat (11); la formation d'un motif semi-conducteur (14) et d'un motif d'électrode commune (15) sur la couche tampon (12); la formation successive d'une première couche isolante (16), d'un motif de grille (17) et d'une seconde couche isolante (18) sur le motif semi-conducteur (14); la formation d'un motif de source (19) et d'un motif de drain (110) sur la seconde couche isolante (18), le motif de source (19) et le motif de drain (110) étant connectés électriquement au motif semi-conducteur (14) par l'intermédiaire de la première couche isolante (16) et d'un premier trou de contact (M1) sur la seconde couche isolante (18); la formation d'un motif d'électrode de pixel (112) sur ladite seconde couche isolante (18), le motif d'électrode de pixel (112) étant connecté électriquement au motif de source (19) ou au motif de drain (110). Par conséquent, la présente invention réduit les coûts et augmente le taux de rendement du processus.
(ZH)提供一种低温多晶硅(LTPS)像素单元及其制造方法,该方法包括以下步骤:在基板(11)上形成缓冲层(12);在缓冲层(12)上形成半导体图案(14)和公共电极图案(15);在半导体图案(14)上依次形成第一绝缘层(16)、栅极图案(17)和第二绝缘层(18);在第二绝缘层(18)上形成源极图案(19)和漏极图案(110),源极图案(19)和漏极图案(110)经第一绝缘层(16)和第二绝缘层(18)上的第一接触孔(M1)与半导体图案(14)电连接;在第二绝缘层(18)上形成像素电极图案(112),像素电极图案(112)与源极图案(19)或漏极图案(110)电连接。由此,可以节省成本,并提高制程良率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)