WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016090660) ATHERMAL ARRAYED-WAVEGUIDE-GRATING WAVELENGTH DIVISION MULTIPLEXER AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/090660    International Application No.:    PCT/CN2014/094077
Publication Date: 16.06.2016 International Filing Date: 17.12.2014
IPC:
H04J 14/02 (2006.01), G02B 6/34 (2006.01), G02B 6/293 (2006.01), G02B 6/13 (2006.01)
Applicants: ACCELINK TECHNOLOGIES CO.,LTD [CN/CN]; 1 Tanhu Road, Canglongdao Development Zone, Jiangxia District Wuhan City, Hubei 430205 (CN)
Inventors: WU, Fan; (CN).
XU, Lai; (CN).
LING, Jiuhong; (CN).
HU, Jiayan; (CN).
ZHANG, Ji; (CN).
SHI, Chuan; (CN)
Agent: BEIJING TIAN QI ZHI XIN INTELLECTUAL PROPERTY AGENCY CO.,LTD; Room 316 Building 1 (Politics and Law Building), Ji Men Li, Hai Dian District Beijing City, 100088 (CN)
Priority Data:
201410770729.7 12.12.2014 CN
Title (EN) ATHERMAL ARRAYED-WAVEGUIDE-GRATING WAVELENGTH DIVISION MULTIPLEXER AND MANUFACTURING METHOD THEREFOR
(FR) MULTIPLEXEUR EN LONGUEUR D’ONDE DE RÉSEAU DE GUIDES D’ONDES AGENCÉS SOUS LA FORME D’UNE MATRICE ATHERMIQUE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种无热阵列波导光栅波分复用器及其制造方法
Abstract: front page image
(EN)Disclosed are an athermal arrayed-waveguide-grating wavelength division multiplexer and a manufacturing method therefor. The athermal arrayed-waveguide-grating wavelength division multiplexer comprises an AWG chip (100), interlayers (200), a bottom plate (300) and a temperature compensating device (400). The interlayers (200) adopt a first interlayer and a second interlayer (203) with the expansion coefficients thereof being same or approximate to that of the AWG chip (100). The input waveguide, the input planar waveguide and the partial output planar waveguide of the AWG chip (100) are fixed on the first interlayer, and the output waveguide of the AWG chip (100) is fixed on the second interlayer (203). The input planar waveguide or the output planar waveguide of the AWG chip (100) are provided with a cutting seam (104) which divides the AWG chip (100) into a first chip (101) and a second chip (102). The first interlayer is divided into a first part (201) and a second part (202) along the direction of the face of the cutting seam (104). Thermally curing glue with a similar thermal expansion coefficient to that of the AWG chip (100) is arranged between the AWG chip (100) and the interlayers. The first part (201) of the first interlayer and the bottom plate are fixed by adopting bonding glue capable of realizing thermal expansion movement, and the second part (202) of the first interlayer and the second interlayer (203) are fixedly bonded to the upper surface of the bottom plate. Along the direction of the division plane, one end of the temperature compensating device (400) is fixed on the first chip (101) or the upper surface of the first part (201) of the first interlayer, and the other end of the temperature compensating device is fixed on the upper surface of the second interlayer (203).
(FR)L’invention concerne un multiplexeur en longueur d’onde de réseau de guides d’ondes agencés sous la forme d’une matrice athermique et son procédé de fabrication. Le multiplexeur en longueur d’onde de réseau de guides d’ondes agencés sous la forme d’une matrice athermique comprend une puce AWG (100), des inter-couches (200), une plaque inférieure (300) et un dispositif de compensation de température (400). Les inter-couches (200) adoptent une première inter-couche et une seconde inter-couche (203), les coefficients d’extension de ces dernières étant les mêmes ou se rapprochant de ceux de la puce AWG (100). Le guide d'ondes d’entrée, le guide d’ondes plan d’entrée et le guide d’ondes plan de sortie partiel de la puce AWG (100) sont fixés sur la première inter-couche, et le guide d’ondes de sortie de la puce AWG (100) est fixé sur la seconde inter-couche (203). Le guide d’ondes plan d’entrée ou le guide d’ondes plan de sortie de la puce AWG (100) comporte une ligne de découpe (104) qui divise la puce AWG (100) en une première puce (101) et en une seconde puce (102). La première inter-couche est divisée en une première partie (201) et en une seconde partie (202) le long de la direction de la face de la ligne de découpe (104). De la colle à durcissement thermique ayant un coefficient d’extension thermique similaire à celui de la puce AWG (100) est agencée entre la puce AWG (100) et les inter-couches. La première partie (201) de la première inter-couche et la plaque inférieure sont fixées en adoptant de la colle de collage capable de réaliser un déplacement d’extension thermique, et la seconde partie (202) de la première inter-couche et la seconde inter-couche (203) sont collées de manière fixe sur la surface supérieure de la plaque inférieure. Le long de la direction du plan de division, une extrémité du dispositif de compensation de température (400) est fixée sur la première puce (101) ou la surface supérieure de la première partie (201) de la première inter-couche, et l’autre extrémité du dispositif de compensation de température est fixée sur la surface supérieure de la seconde inter-couche (203).
(ZH)一种无热阵列波导光栅波分复用器及其制作方法。该无热阵列波导光栅波分复用器包括AWG芯片(100)、夹层(200)、底板(300)、温度补偿装置(400)。夹层(200)采用与AWG芯片(100)膨胀系数相同或接近的第一夹层和第二夹层(203)。AWG芯片(100)的输入波导、输入平板波导、部分输出平板波导固定在第一夹层上,AWG芯片(100)的输出波导固定在第二夹层(203)上。AWG芯片(100)的输入平板波导或者输出平板波导设置有切缝(104),将AWG芯片(100)分割成第一芯片(101)、第二芯片(102)。第一夹层沿切缝(104)面方向被分割成第一部分(201)和第二部分(202)。AWG芯片(100)与夹层之间设置与AWG芯片(100)热膨胀系数相近的热固化胶。第一夹层的第一部分(201)同底板之间采用可实现热膨胀移动的粘接胶固定,第一夹层的第二部分(202)以及第二夹层(203)同底板上表面固定粘接。温度补偿装置(400)沿分割面方向,一端固定在第一芯片(101)上或者第一夹层的第一部分(201)的上表面,另一端固定在第二夹层(203)的上表面。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)