WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016090599) EXPANDABLE AND CONFIGURABLE LOGIC ELEMENT AND FPGA DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/090599    International Application No.:    PCT/CN2014/093570
Publication Date: 16.06.2016 International Filing Date: 11.12.2014
IPC:
H03K 19/177 (2006.01)
Applicants: CAPITAL MICROELECTRONICS CO., LTD. [CN/CN]; Centralized Office Area, Room 401-11, Building No.8, Area A Dishengbei Street No.1, Beijing Economic Technology Development District Beijing 100176 (CN)
Inventors: FAN, Ping; (CN).
GENG, Jia; (CN).
WANG, Yuanpeng; (CN)
Agent: E-TONE INTELLECTUAL PROPERTY FIRM; 707, 3rd Mansion, ZiJinShuMaYuan, Zhongguancun, Haidian District Beijing 100190 (CN)
Priority Data:
Title (EN) EXPANDABLE AND CONFIGURABLE LOGIC ELEMENT AND FPGA DEVICE
(FR) ÉLÉMENT LOGIQUE EXTENSIBLE ET CONFIGURABLE ET DISPOSITIF FPGA
(ZH) 一种可扩展可配置的逻辑元件和FPGA器件
Abstract: front page image
(EN)Disclosed are an expandable and configurable logic element (LE) and FPGA device, the LE comprising: a plurality of logic areas; each of the logic areas comprises two logic units; each of the logic units comprises seven input ports, three output ports, an addition carry input terminal, an addition carry output terminal, a six-input and two-output lookup table, a one-bit full adder, a first register and a second register; the first register stores according to a configuration a signal outputted by a first output terminal of the lookup table, or a carry signal of the full adder; the second register stores according to the configuration a signal outputted by a second output terminal of the lookup table, or the output signal of the full adder; and the addition carry output terminal in a current logic unit is connected to the addition carry input terminal in the primary logic unit of the current logic unit to form an addition carry chain in the LE.
(FR)L'invention concerne un élément logique (LE) extensible et configurable et un dispositif à circuit intégré prédiffusé programmable (FPGA), l'élément logique comprenant : une pluralité de zones logiques; chacune des zones logiques comprend deux unités logiques; chacune des unités logiques comprend sept ports d'entrée, trois ports de sortie, une borne d'entrée de retenue d'addition, une borne de sortie de retenue d'addition, une table de référence (LUT) à six entrées et deux sorties, un additionneur complet à un seul bit, un premier registre et un second registre; le premier registre stocke, selon une configuration, un signal délivré par une première borne de sortie de la table de référence ou un signal de retenue de l'additionneur complet; le second registre stocke, selon la configuration, un signal délivré par une deuxième borne de sortie de la table de référence ou le signal de sortie de l'additionneur complet; et la borne de sortie de retenue d'addition dans une unité logique courante est connectée à la borne d'entrée de retenue d'addition dans l'unité logique primaire de l'unité logique courant pour former une chaîne de retenue d'addition dans l'élément logique.
(ZH)本发明涉及一种可扩展可配置的逻辑元件和FPGA器件,所述逻辑元件包括:多个逻辑区,每个逻辑区包括两个逻辑单元;每个逻辑单元包括七个输入端口、三个输出端口、一个加法进位输入端、一个加法进位输出端、一个六输入二输出的查找表、一个一比特全加器、第一寄存器和第二寄存器;其中,所述第一寄存器根据配置对所述查找表的第一输出端输出的信号或者所述全加器的进位信号进行存储;所述第二寄存器根据配置对所述查找表的第二输出端输出的信号或者所述全加器的输出信号进行存储;当前逻辑单元中的所述加法进位输出端,与所述当前逻辑单元的上一级逻辑单元中的所述加法进位输入端相连接,构成所述逻辑元件中的加法进位链。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)