WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016090597) MULTI-MODE-SUPPORTING CONFIGURABLE SIX-INPUT LOOK-UP-TABLE (LUT) STRUCTURE AND FPGA DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/090597    International Application No.:    PCT/CN2014/093567
Publication Date: 16.06.2016 International Filing Date: 11.12.2014
IPC:
H03K 19/177 (2006.01)
Applicants: CAPITAL MICROELECTRONICS CO., LTD. [CN/CN]; Centralized Office Area, Room 401-11, Building No.8 Area A Dishengbei Street No.1,Beijing Economic Technology Development District Beijing 100176 (CN)
Inventors: FAN, Ping; (CN).
GENG, Jia; (CN).
WANG, Yuanpeng; (CN)
Agent: E-TONE INTELLECTUAL PROPERTY FIRM; 707, 3rd Mansion, ZiJinShuMaYuan, Zhongguancun, Haidian District, Beijing 100190 (CN)
Priority Data:
Title (EN) MULTI-MODE-SUPPORTING CONFIGURABLE SIX-INPUT LOOK-UP-TABLE (LUT) STRUCTURE AND FPGA DEVICE
(FR) STRUCTURE DE TABLE DE CONSULTATION (LUT) À SIX ENTRÉES CONFIGURABLE DE SUPPORT MULTI-MODE ET DISPOSITIF FPGA
(ZH) 支持多模式可配置的六输入查找表结构和FPGA器件
Abstract: front page image
(EN)A multi-mode-supporting configurable six-input look-up-table (LUT) structure and field-programmable gate array (FPGA) device, the six-input LUT having six signal input terminals (f0-f5) and two signal output terminals (A, B); the structure of the six-input LUT comprising a first five-input LUT (LUT5x), a second five-input LUT (LUT5xy), a first multiplexer (mux1), and a second multiplexer (mux2); the first five-input LUT (LUT5x) outputs a first output signal (x3) according to a five-digit data signal (f0[1]-f4[1]) outputted by five signal input terminals of the six-input LUT and the first output signal (x3) is outputted from the first signal output terminal (A) of the six-input LUT; the second five-input LUT (LUT5xy) outputs a second output signal (x1) according to the five-digit data signal(f0[1]-f4[1]) outputted by the five signal input terminals of the six-input LUT; the first multiplexer (mux1) outputs a control signal (ct1) according to a set configuration mode, the second multiplexer (mux2) is controlled to selectively output the first output signal (x3) or the second output signal (x1), and the first output signal (x3) or second output signal (x1) selectively outputted by the second multiplexer (mux2) is outputted from the second signal output terminal (B) of the six-input LUT.
(FR)La présente invention porte sur une structure de table de consultation (LUT) à six entrées configurable de support multi-mode et un dispositif à réseau prédiffusé programmable par l'utilisateur (FPGA), la LUT ayant six bornes d'entrée de signal (f0-f5) et deux bornes de sortie de signal (A, B); la structure de la LUT à six entrées comprenant une première LUT à cinq entrées (LUT5x), une seconde LUT à cinq entrées (LUT5xy), un premier multiplexeur (mux1), et un second multiplexeur (mux2); la première LUT à cinq entrées (LUT5x) délivre en sortie un premier signal de sortie (x3) selon un signal de données à cinq chiffres (f0[1]-f4 [1]) délivré en sortie par cinq bornes d'entrée de signal d'entrée de la LUT à six entrée et le premier signal de sortie (x3) est délivré en sortie par la première borne de sortie de signal (A) de la LUT à six entrées; la seconde LUT à cinq entrées (LUT5xy) délivre en sortie un second signal de sortie (x1) selon le signal de données à cinq chiffres (f0[1]-f4 [1]) délivré en sortie par les cinq bornes d'entrée de signal de la LUT à six entrées; le premier multiplexeur (mux1) délivre en sortie un signal de commande (ct1) selon un mode de configuration réglé, le second multiplexeur (mux2) est commandé pour délivrer en sortie de façon sélective le premier signal de sortie (x3) ou le second signal de sortie (x1), et le premier signal de sortie (x3) ou le second signal de sortie (x1) délivré en sortie de façon sélective par le second multiplexeur (mux2) est délivré en sortie par la seconde borne de sortie de signal (B) de la LUT à six entrées.
(ZH)一种支持多模式可配置的六输入查找表结构和FPGA器件,六输入查找表具有六个信号输入端(f0-f5)和两个信号输出端(A、B);其结构包括:第一五输入查找表(LUT5x)、第二五输入查找表(LUT5xy)、第一选通器(mux1)和第二选通器(mux2);其中,第一五输入查找表(LUT5x)根据六输入查找表的五个信号输入端输入的五位数据信号(f0[1]-f4[1])输出第一输出信号(x3),并将第一输出信号(x3)由六输入查找表的第一信号输出端(A)输出;第二五输入查找表(LUT5xy)根据六输入查找表的五个信号输入端输入的五位数据信号(f0[1]-f4[1])输出第二输出信号(x1);第一选通器(mux1)根据设定的配置模式输出控制信号(ct1),控制第二选通器(mux2)选通输出第一输出信号(x3)或第二输出信号(x1),并将第二选通器(mux2)选通输出的第一输出信号(x3)或第二输出信号(x1)由六输入查找表的第二信号输出端(B)输出。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)