WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016089560) FORMATION OF ELECTRICAL COMPONENTS ON A SEMICONDUCTOR SUBSTRATE BY POLISHING TO ISOLATE THE COMPONENTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/089560    International Application No.:    PCT/US2015/060021
Publication Date: 09.06.2016 International Filing Date: 10.11.2015
IPC:
H01L 21/20 (2006.01)
Applicants: CIRRUS LOGIC, INC. [US/US]; 800 W. 6th Street Austin, TX 78701 (US)
Inventors: TARABBIA, Marc, L.; (US).
PAN, Shanjen; (US)
Agent: SMITH, Darren; (US)
Priority Data:
14/559,602 03.12.2014 US
Title (EN) FORMATION OF ELECTRICAL COMPONENTS ON A SEMICONDUCTOR SUBSTRATE BY POLISHING TO ISOLATE THE COMPONENTS
(FR) FORMATION DE COMPOSANTS ÉLECTRIQUES SUR UN SUBSTRAT SEMI-CONDUCTEUR PAR POLISSAGE AFIN D'ISOLER LES COMPOSANTS
Abstract: front page image
(EN)Trenches may be formed in layers on a semiconductor substrate for defining electrical components for an electronic device, such as an amplifier. A polishing step may be performed after formation of the trenches and deposition of other layer(s) to define regions for resistors, capacitors, or other elements in a metal layer on a semiconductor substrate. The polishing step may create discontinuities in metal layers on the semiconductor substrate that define electrically isolated regions corresponding to the resistors, capacitor, and other components of the electronic device.
(FR)La présente invention concerne des tranchées pouvant être formées dans des couches sur un substrat semi-conducteur afin de définir des composants électriques pour un dispositif électronique, tel qu'un amplificateur. Une étape de polissage peut être mise en œuvre après la formation des tranchées et le dépôt d'autre(s) couche(s) afin de définir des régions pour des résistances, des condensateurs ou d'autres éléments dans une couche métallique sur un substrat semi-conducteur. L'étape de polissage peut créer des discontinuités dans des couches métalliques sur le substrat semi-conducteur qui définissent des régions électriquement isolées correspondant aux résistances, aux condensateurs et à d'autres composants du dispositif électronique.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)