WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016089382) METHOD OF FABRICATING AN ELECTRONIC PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/089382    International Application No.:    PCT/US2014/068264
Publication Date: 09.06.2016 International Filing Date: 03.12.2014
IPC:
H01L 23/58 (2006.01), H01L 23/48 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054 (US)
Inventors: CHANG, Peter; (US).
MAYBERRY, Michael; (US)
Agent: MADDEN, Robert B.; (US)
Priority Data:
Title (EN) METHOD OF FABRICATING AN ELECTRONIC PACKAGE
(FR) PROCÉDÉ DE FABRICATION D'UN BOÎTIER ÉLECTRONIQUE
Abstract: front page image
(EN)Some example forms relate a method of fabricating an electronic package. The method includes attaching a source wafer that includes micro devices to a target wafer. The method further includes removing a portion of the source wafer from the target wafer to form an electronic package. The micro devices remain on the target wafer when the source wafer is removed from target wafer. The method may further include performing post processing on the electronic package that is formed after the source wafer is removed from the target wafer. In some forms of the method, some of the micro devices remain on the source wafer when the source wafer is removed from target wafer.
(FR)Selon certains exemples de modes de réalisation, l'invention concerne un procédé de fabrication d'un boîtier électronique. Le procédé consiste à fixer une tranche source qui comprend des micro-dispositifs sur une tranche cible. Le procédé consiste également à retirer de la tranche cible une partie de la tranche source afin de former un boîtier électronique. Les micro-dispositifs restent sur la tranche cible lorsque la tranche source est retirée de la tranche cible. Le procédé peut en outre consister à effectuer un post-traitement sur le boîtier électronique qui est formé après que la tranche source a été retirée de la tranche cible. Dans certains modes de réalisation du procédé, certains des micro-dispositifs restent sur la tranche source lorsque la tranche source est retirée de la tranche cible.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)