WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016088255) WRITE ENABLE CIRCUIT, ACCESS SWITCH CIRCUIT, AND ANALOG/DIGITAL CONVERSION UNIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/088255    International Application No.:    PCT/JP2014/082269
Publication Date: 09.06.2016 International Filing Date: 05.12.2014
IPC:
G06F 13/36 (2006.01)
Applicants: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventors: HOSHIKAWA, Masaru; (JP).
WATAHIKI, Masataka; (JP).
TAKENAKA, Yuta; (JP)
Agent: SAKAI, Hiroaki; (JP)
Priority Data:
Title (EN) WRITE ENABLE CIRCUIT, ACCESS SWITCH CIRCUIT, AND ANALOG/DIGITAL CONVERSION UNIT
(FR) CIRCUIT D'AUTORISATION D'ÉCRITURE, CIRCUIT DE COMMUTATION D'ACCÈS ET UNITÉ DE CONVERSION ANALOGIQUE/NUMÉRIQUE
(JA) 書込み許可回路、アクセス切替回路およびアナログディジタル変換ユニット
Abstract: front page image
(EN)Provided is a write enable circuit which outputs a write enable signal of digital data which has been analog/digital converted, in an analog/digital conversion unit comprising a bus control unit which is connected to an external unit, a computation processing unit which carries out data processing, and a computation unit which retains the digital data which has been analog/digital converted, said analog/digital conversion unit having a regular access mode in which the digital data is written to the bus control unit after being initially written to the computation processing unit and a fast access mode in which the digital data is written directly to the bus control unit. The write enable circuit comprises: an address match determination circuit which is provided in the computation unit and, if a predetermined address in the memory of the bus control unit matches an address which the computation processing unit has designated, outputs the write enable signal from the computation unit; and a logic circuit which receives the input of the write enable signal in the bus control unit only if the computation processing unit has asserted a fast access signal which signifies the fast access mode.
(FR)L'invention concerne un circuit d'autorisation d'écriture qui délivre en sortie un signal d'autorisation d'écriture de données numériques ayant subi une conversion analogique/numérique, dans une unité de conversion analogique/numérique comprenant une unité de commande de bus qui est connectée à une unité externe, une unité de traitement de calcul qui effectue des traitements de données, et une unité de calcul qui conserve les données numériques ayant subi une conversion analogique/numérique, ladite unité de conversion analogique/numérique ayant un mode d'accès normal dans lequel les données numériques sont écrites dans l'unité de commande de bus après avoir été initialement écrites dans l'unité de traitement de calcul et un mode d'accès rapide dans lequel les données numériques sont écrites directement dans l'unité de commande de bus. Le circuit d'autorisation d'écriture comprend : un circuit de détermination de correspondance d'adresses qui est ménagé dans l'unité de calcul et qui, si une adresse prédéterminée dans la mémoire de l'unité de commande de bus correspond à une adresse que l'unité de traitement de calcul a désignée, délivre en sortie le signal d'autorisation d'écriture en provenance de l'unité de calcul ; et un circuit logique qui reçoit l'entrée du signal d'autorisation d'écriture dans l'unité de commande de bus uniquement si l'unité de traitement de calcul a activé un signal d'accès rapide qui représente le mode d'accès rapide.
(JA) 外部ユニットと接続するバス制御部、データ処理を行う演算処理部およびアナログディジタル変換されたディジタルデータを保持する演算部を備え、前記ディジタルデータを前記演算処理部に一旦書込んでから前記バス制御部に書込む通常アクセスモードと前記ディジタルデータを前記バス制御部に直接書込む高速アクセスモードを有するアナログディジタル変換ユニットにおいて、前記ディジタルデータの書込み許可信号を出力する書込み許可回路であって、前記演算部に備えられ、予め定められた前記バス制御部のメモリのアドレスと前記演算処理部が指定したアドレスが一致する場合に、前記演算部からの書込み許可信号を出力するアドレス一致判定回路と、前記演算処理部が、前記高速アクセスモードであることを示す高速アクセス信号をアサートした場合にのみ、前記書込み許可信号を前記バス制御部に入力する論理回路と、を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)