WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016087869) OVERSAMPLING NOISE-SHAPING SUCCESSIVE APPROXIMATION ADC
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/087869    International Application No.:    PCT/GB2015/053708
Publication Date: 09.06.2016 International Filing Date: 03.12.2015
IPC:
H03M 1/06 (2006.01), H03M 1/46 (2006.01)
Applicants: ATLANTIC INERTIAL SYSTEMS LIMITED [GB/GB]; Clittaford Road Southway Plymouth, Devon PL6 6DE (GB)
Inventors: DURSTON, Michael Terrence; (GB).
TOWNSEND, Kevin; (GB).
SITCH, Douglas Robert; (GB)
Agent: DEHNS; St Bride's House 10 Salisbury Square London, Greater London EC4Y 8JD (GB)
Priority Data:
1421481.1 03.12.2014 GB
Title (EN) OVERSAMPLING NOISE-SHAPING SUCCESSIVE APPROXIMATION ADC
(FR) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE À APPROXIMATIONS SUCCESSIVES À SURÉCHANTILLONNAGE ET MISE EN FORME DU BRUIT
Abstract: front page image
(EN)A successive approximation Analogue to Digital Converter (ADC), comprising: a sample and hold device arranged to sample and hold an input signal at the beginning of a conversion cycle; a successive approximation register that sequentially builds up a digital output from its most significant bit to its least significant bit; a digital to analogue converter that outputs a signal based on the output of the successive approximation register; a comparator that compares the output of the digital to analogue converter with an output of the sample and hold device and supplies its output to the successive approximation register; and a residual signal storage device arranged to store the residual signal at the end of a conversion cycle; and wherein the successive approximation ADC is arranged to add the stored residual signal from the residual signal storage device to the input signal stored on the sample and hold device at the start of each conversion cycle. After each ADC full conversion by the SAR, the analogue conversion of the digital output is as close to the original input signal as the resolution will allow. However there remains the residual part of the input signal that is smaller than what can be represented by the least significant bit of the digital output of the SAR. In normal operation, successive outputs of a SAR for the same input will result in the same digital value output and the same residual. By storing the residual at the end of each conversion and adding the residual onto the input signal of the next conversion the residuals are accumulated over time so that they may affect the output digital value. After a number of conversions, the accumulated residuals add up to more than the value represented by the LSB of the register and the digital value will be one higher than if a conversion had been performed on the input signal alone. In this way, the residual signal affects the output value in time and thus can be taken into account by processing the digital output in the time domain.
(FR)L'invention concerne un convertisseur analogique-numérique (CAN) à approximations successives, comprenant : un dispositif d'échantillonnage et de maintien conçu pour échantillonner et maintenir un signal d'entrée au début d'un cycle de conversion ; un registre d'approximations successives (SAR) qui accumule séquentiellement une sortie numérique, de son bit au poids le plus fort à son bit au poids le plus faible ; un convertisseur numérique-analogique (CNA) qui délivre en sortie un signal basé sur la sortie du registre d'approximations successives ; un comparateur qui compare la sortie du convertisseur numérique-analogique à une sortie du dispositif d'échantillonnage et de maintien et fournit sa sortie au registre d'approximations successives ; et un dispositif de stockage de signal résiduel conçu pour stocker le signal résiduel à la fin d'un cycle de conversion ; le CAN à approximations successives étant conçu pour ajouter le signal résiduel stocké, provenant du dispositif de stockage de signal résiduel, au signal d'entrée stocké sur le dispositif d'échantillonnage et de maintien au début de chaque cycle de conversion. Après chaque conversion analogique-numérique complète par le SAR, le résultat de conversion analogique de la sortie numérique est aussi proche du signal d'entrée d'origine que ce que permettra la résolution. Cependant, il reste la partie résiduelle du signal d'entrée, qui est plus petite que ce qui peut être représenté par le bit de poids le plus faible (LSB) de la sortie numérique du SAR. En fonctionnement normal, des sorties successives d'un SAR pour la même entrée auront pour résultat la même valeur numérique de sortie et le même résidu. Par stockage du résidu à la fin de chaque conversion et addition du résidu au signal d'entrée de la conversion suivante, les résidus sont accumulés au cours du temps de manière à pouvoir se répercuter sur la valeur numérique de sortie. Après un certain nombre de conversions, la somme des résidus accumulés dépasse la valeur représentée par le LSB du registre et la valeur numérique sera supérieure d'une unité au résultat obtenu si une conversion avait été effectuée sur le signal d'entrée seul. De cette manière, le signal résiduel se répercute sur la valeur de sortie au cours du temps et peut ainsi être pris en compte par traitement de la sortie numérique dans le domaine temporel.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)