WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016087360) METHOD FOR PRODUCING OPTOELECTRONIC MODULES AND ARRANGEMENT HAVING A MODULE OF THIS TYPE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/087360    International Application No.:    PCT/EP2015/078042
Publication Date: 09.06.2016 International Filing Date: 30.11.2015
IPC:
H01L 25/16 (2006.01), H01L 23/00 (2006.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Inventors: SINGER, Frank; (DE).
SCHWARZ, Thomas; (DE).
GRÖTSCH, Stefan; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München (DE)
Priority Data:
10 2014 117 897.1 04.12.2014 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN MODULEN UND ANORDNUNG MIT EINEM SOLCHEN MODUL
(EN) METHOD FOR PRODUCING OPTOELECTRONIC MODULES AND ARRANGEMENT HAVING A MODULE OF THIS TYPE
(FR) PROCÉDÉ DE FABRICATION DE MODULES OPTOÉLECTRONIQUES ET AGENCEMENT COMPRENANT UN TEL MODULE
Abstract: front page image
(DE)Das Verfahren ist zur Herstellung einer Mehrzahl von optoelektronischen Modulen (1) eingerichtet und umfasst die Schritte : A) Bereitstellen eines metallischen Trägerverbunds (20) mit einer Mehrzahl von Trägereinheiten (2), B) Aufbringen eines Logikchips (3) mit je wenigstens einem integrierten Schaltkreis auf die Trägereinheiten (2), C) Aufbringen von Emitterbereichen (4) zur Strahlungserzeugung, die einzeln elektrisch ansteuerbar sind, D) Abdecken der Emitterbereiche (4) und der Logikchips (3) mit einem Schutzmaterial (5), E) Umspritzen der Emitterbereiche (4) und der Logikchips (3), sodass ein Vergusskörper (6) entsteht, der die Trägereinheiten (2) und die Logikchips (3) und die Emitterbereiche (4) miteinander verbindet, F) Entfernen des Schutzmaterials (5) und Aufbringen von elektrischen Leiterbahnen (7) auf die Oberseiten der Logikchips (3) sowie auf eine Vergusskörperoberseite (60), und G) Zerteilen des Trägerverbunds (20) zu den Modulen.
(EN)The method is configured for producing a plurality of optoelectronic modules (1), and comprises the following steps: A) providing a metallic carrier assembly (20) with a plurality of carrier units (2); B) applying a logic chip (3), each having at least one integrated circuit, to the carrier units (2); C) applying emitter regions (4) for generating radiation, which can be individually electrically controlled; D) covering the emitter regions (4) and the logic chips (3) with a protective material (5); E) overmoulding the emitter regions (4) and the logic chips (3) so that a cast body (6) is formed, which joins the carrier units (2), the logic chips (3) and the emitter regions (4) to one another; F) removing the protective material (5) and applying electrical conductor paths (7) to the upper sides of the logic chips (3) and to an cast body upper side (60); and G) dividing the carrier assembly (20) into the modules.
(FR)L'invention concerne un procédé permettant la fabrication d’une pluralité de modules optoélectroniques (1) et qui comprend les étapes suivantes : A) la préparation d’un support composite métallique (20) comprenant une pluralité de supports unitaires (2) ; B) la fixation sur les substrats unitaires (2) d’une puce logique (3) comprenant chacune au moins un circuit intégré ; C) la formation de zones émettrices (4), qui sont destinées à la production d’un rayonnement et qui peuvent être commandées électriquement de manière séparée ; D) le recouvrement des zones émettrices (4) et des puces logiques (3) avec un matériau de protection (5) ; E) l'enrobage des zones émettrices (4) et des puces logiques (3) de sorte à former un corps moulé (6) reliant les supports unitaires (2), les puces logiques (3) et les zones émettrices (4) ; F) le retrait du matériau de protection (5) et la formation de tracés conducteurs électriques (7) sur les faces supérieures des puces logiques (3) ainsi que sur une face supérieure du corps moulé (60) ; et G) la division du support composite (20) en modules.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)