WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016085645) POSTED INTERRUPT ARCHITECTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/085645    International Application No.:    PCT/US2015/059821
Publication Date: 02.06.2016 International Filing Date: 10.11.2015
IPC:
G06F 13/42 (2006.01), G06F 13/24 (2006.01), G06F 11/16 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549 (US)
Inventors: GUDDETI, Jayakrishna; (IN).
CHANG, Luke; (US).
SANKARAN, Rajesh M.; (US).
THALIYIL, Junaid F.; (IN)
Agent: KOMENDA, J. Kyle; (US)
Priority Data:
14/553,430 25.11.2014 US
Title (EN) POSTED INTERRUPT ARCHITECTURE
(FR) ARCHITECTURE D'INTERRUPTION SIGNALÉE
Abstract: front page image
(EN)An interrupt is identified from an input/output (I/O) device and an address of a particular cache line is identified associated with the interrupt. The cache line corresponds to a destination of the interrupt and represents one or more attributes of the interrupt. A request is sent to a coherency agent to acquire ownership of the particular cache line and a request is sent to perform a read-modify-write (RMW) operation on the cache line based on the interrupt.
(FR)La présente invention concerne un procédé selon lequel une interruption est identifiée à partir d'un dispositif (I/O) d'entrée/sortie et une adresse d'une ligne de mémoire cache particulière est identifiée associée à l'interruption. La ligne de mémoire cache correspond à une destination de l'interruption et représente un ou plusieurs attribut(s) de l'interruption. Une demande est transmise à un agent de cohérence pour acquérir la propriété de la ligne de mémoire cache particulière et une demande est transmise pour la réalisation d'une opération de lecture-modification-écriture (RMW) sur la ligne de mémoire cache sur la base de l'interruption.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)