WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016083332) METHOD FOR DIRECT BONDING OF SEMICONDUCTOR SUBSTRATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/083332    International Application No.:    PCT/EP2015/077424
Publication Date: 02.06.2016 International Filing Date: 24.11.2015
IPC:
H01L 21/60 (2006.01), H01L 23/31 (2006.01)
Applicants: IMEC VZW [BE/BE]; Kapeldreef 75 B-3001 Leuven (BE)
Inventors: KIM, Soon-Wook; (BE).
PENG, Lan; (BE).
VERDONCK, Patrick; (BE).
MILLER, Robert; (BE).
BEYER, Gerald; (BE).
BEYNE, Eric; (BE)
Agent: WAUTERS, Davy; (BE)
Priority Data:
14194506.3 24.11.2014 EP
Title (EN) METHOD FOR DIRECT BONDING OF SEMICONDUCTOR SUBSTRATES
(FR) PROCÉDÉ DE COLLAGE DIRECT DE SUBSTRATS SEMI-CONDUCTEURS
Abstract: front page image
(EN)A method for bonding a first semiconductor substrate to a second semiconductor substrate by direct bonding is described. The substrates are both provided on their contact surfaces with a dielectric layer, followed by a CMP step for reducing the roughness of the dielectric layer. Then a layer of SiCN is deposited onto the dielectric layer, followed by a CMP step which reduces the roughness of the SiCN layer to the order of 1 tenth of a nanometre. Then the substrates are subjected to a pre-bond annealing step and then bonded by direct bonding, possibly preceded by one or more pre- treatments of the contact surfaces, and followed by a post- bond annealing step, at a temperature of less than or equal to 250°C. It has been found that the bond strength is excellent, even at the above named annealing temperatures, which are lower than presently known in the art.
(FR)L'invention concerne un procédé pour coller un premier substrat semi-conducteur à un second substrat semi-conducteur par collage direct. Les substrats sont tous les deux pourvus d'une couche diélectrique sur leurs surfaces de contact, ce qui est suivi par une étape de polissage mécano-chimique (CMP) pour réduire la rugosité de la couche diélectrique. Puis une couche de SiCN est déposée sur la couche diélectrique, ce qui est suivi par une étape CMP qui réduit la rugosité de la couche de SiCN à une rugosité de l'ordre de 1 dixième de nanomètre. Ensuite, les substrats sont soumis à une étape de recuit pré-collage puis collés par collage direct, ce qui est éventuellement précédé par un ou plusieurs prétraitements des surfaces de contact, et suivi par une étape de recuit post-collage, à une température inférieure ou égale à 250 °C. Il s'est avéré que la force de collage était excellente, même aux températures de recuit susmentionnées qui sont inférieures à ce qui est actuellement connu dans le domaine.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)