WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016082984) METHOD AND DEVICE FOR CONTROLLING POWER SEMICONDUCTOR SWITCHES CONNECTED IN PARALLEL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/082984    International Application No.:    PCT/EP2015/072303
Publication Date: 02.06.2016 International Filing Date: 29.09.2015
IPC:
H02M 1/088 (2006.01), H02M 1/32 (2007.01)
Applicants: ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart (DE)
Inventors: BUTZMANN, Stefan; (DE).
TAUFER, Peter; (DE).
ECKERT, Bernd; (DE)
Priority Data:
102014224169.3 26.11.2014 DE
Title (DE) VERFAHREN UND VORRICHTUNG ZUM ANSTEUERN PARALLEL GESCHALTETER LEISTUNGSHALBLEITERSCHALTER
(EN) METHOD AND DEVICE FOR CONTROLLING POWER SEMICONDUCTOR SWITCHES CONNECTED IN PARALLEL
(FR) PROCÉDÉ ET DISPOSITIF DE COMMANDE D'INTERRUPTEURS À SEMI-CONDUCTEURS DE PUISSANCE MONTÉS EN PARALLÈLE
Abstract: front page image
(DE)Die Erfindung betrifft ein Verfahren (200) und ein Steuergerät (1) zum Ansteuern von mindestens zwei parallel geschalteten Leistungshalbleiterschaltern (LHS1..LHSn) zum Schalten eines Gesamtstroms (l_ges). Die mindestens zwei parallel geschalteten Leistungshalbleiterschalter (LHS1..LHSn) weisen jeweils einen Gate-Anschluss zur Ansteuerung des jeweiligen Leistungshalbleiterschalters (LHS1..LHSn) auf. Es wird ein Eingangsanschluss (EA) zum Zuführen des Gesamtstroms (l_ges), ein Ausgangsanschlusses (AA) zum Ableiten des Gesamstroms (l_ges) und ein gemeinsamer Ansteueranschlusses (S) zur Entgegennahme eines gemeinsamen Ansteuersignais (SI), welches die Zustände Öffnen oder Schließen aufweist, bereitgestellt. Die mindestens zwei parallel geschalteten Leistungshalbleiterschalter (LHS1.LHSn) sind eingangsseitig mit dem Eingangsanschluss (EA) und ausgangsseitig mit dem Ausgangsanschluss (AA) verbunden. Es wird mindestens eine Ermittlungseinheit (EE) bereitgestellt, die dazu eingerichtet ist, eingangsseitig das gemeinsame Ansteuersignal (Sl) zu empfangen und mindestens zwei Einzelansteuersignale (SI1. SIn) in Abhängigkeit des gemeinsamen Ansteuersignais (SI) zur Ansteuerung der mindestens zwei Leistungshalbleiterschalter (LHS1.LHSn) zu ermitteln und ausgangsseitig die mindestens zwei ermittelten Einzelansteuersignale an die jeweiligen Gate- Anschlüsse der mindestens zwei Leistungshalbleiterschalter auszugeben. Die mindestens zwei Einzelansteuersignale (SI1. SIn) weisen jeweils die Zustände Öffnen oder Schließen auf und unterscheiden sich mindestens zeitweise.
(EN)The invention relates to a method (200) and a control device (1) for controlling at least two power semiconductor switches (LHS1..LHSn) connected in parallel for switching a total current (I_ges). The at least two power semiconductor switches (LHS1..LHSn) connected in parallel each have a gate terminal for controlling the respective power semiconductor switch (LHS1..LHSn). An input terminal (EA) for feeding the total current (I_ges), an output terminal (AA) for discharging the total current (I_ges), and a joint control terminal (S) for receiving a joint control signal (SI) that has the state 'disconnect' or 'connect' are provided. The at least two power semiconductor switches (LHS1..LHSn) connected in parallel are connected to the input terminal (EA) at the input end and to the output terminal (AA) at the output end. At least one ascertainment unit (EE) is designed to receive the joint control signal (SI) at the input end, ascertain at least two individual control signals (SI1..SIn) in accordance with the joint control signal (SI) in order to control the at least two power semiconductor switches (LHS1..LHSn), and output the at least two ascertained individual control signals to the gate terminals of the at least two power semiconductor switches at the output end. The at least two individual control signals (SI1..SIn) each have the state 'disconnect' or 'connect' and differ at least temporarily.
(FR)L'invention concerne un procédé (200) et un appareil de commande (1) pour commander au moins deux interrupteurs à semi-conducteurs de puissance (LHS1..LHSn) destinés à commuter un courant total (l_ges). Lesdits au moins deux interrupteurs à semi-conducteurs de puissance (LHS1..LHSn) présentent chacun une borne de grille pour la commande de l'interrupteur à semi-conducteurs de puissance (LHS1..LHSn) respectif. Une borne d'entrée (EA) pour l'amenée du courant total (l_ges), une borne de sortie (AA) pour la sortie du courant total (l_ges) et une borne de commande commune (S) pour la réception d'un signal de commande commun (SI) présentant les états ouvert et fermé sont prévues. Lesdits au moins deux interrupteurs à semi-conducteurs de puissance (LHS1.LHSn) sont reliés à la borne d'entrée (EA) côté entrée, et à la borne de sortie (AA) côté sortie. Au moins une unité de détermination (EE) est présente, laquelle est conçue pour recevoir le signal de commande commun (SI) côté entrée et pour déterminer, en réponse au signal de commande commun (SI), au moins deux signaux de commande individuels (SI1..SIn) destinés à commander lesdits au moins deux interrupteurs à semi-conducteurs de puissance (LHS1..LHSn), et pour transmettre côté sortie lesdits au moins deux signaux de commande individuels déterminés aux bornes de grille respectives desdits au moins deux interrupteurs à semi-conducteurs de puissance. Lesdits au moins deux signaux de commande individuels (SI1..SIn) présentent respectivement les états ouvrir et fermer et sont au moins temporairement différents.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)