WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016064527) CIRCUITS AND METHODS FOR CONTROLLING A THREE-LEVEL BUCK CONVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2016/064527 International Application No.: PCT/US2015/052025
Publication Date: 28.04.2016 International Filing Date: 24.09.2015
Chapter 2 Demand Filed: 23.08.2016
IPC:
H02M 3/158 (2006.01) ,H02M 7/483 (2007.01)
Applicants: QUALCOMM INCORPORATED[US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors: ZHANG, Chuang; US
DOYLE, James Thomas; US
MAHMOUDI, Farsheed; US
SHAYAN ARANI, Amirali; US
Agent: KELTON, Thomas W.; US
Priority Data:
14/630,36224.02.2015US
62/067,88323.10.2014US
Title (EN) CIRCUITS AND METHODS FOR CONTROLLING A THREE-LEVEL BUCK CONVERTER
(FR) CIRCUITS ET PROCÉDÉS POUR COMMANDER UN CONVERTISSEUR DÉVOLTEUR À TROIS NIVEAUX
Abstract: front page image
(EN) A circuit including: a control system for a three-level buck converter, the three- level buck converter including multiple input switches, each of the input switches receiving one of a plurality of different pulse width modulated signals, the control system including: a first clock signal and a second clock signal, the second clock signal being a phase-shifted version of the first clock signal; ramp generating circuitry receiving the first and second clock signals and producing first and second ramp signals, respectively, from the first and second clock signals; a first comparing circuit receiving the first ramp signal and producing a first one of the pulse width modulated signals therefrom; and a second comparing circuit receiving the second ramp signal and producing a second one of the pulse width modulated signals therefrom.
(FR) La présente invention concerne un circuit qui comprend : un système de commande pour un convertisseur dévolteur à trois niveaux, le convertisseur dévolteur à trois niveaux comprenant de multiples commutateurs d'entrée, chacun des commutateurs d'entrée recevant l'un parmi une pluralité de différents signaux qui ont subi une modulation d'impulsions en durée, le système de commande comprenant : un premier signal d'horloge et un second signal d'horloge, le second signal d'horloge étant une version déphasée du premier signal d'horloge ; des circuits générateurs de rampe qui reçoivent les premier et second signaux d'horloge et qui produisent des premier et second signaux de rampe, respectivement, à partir des premier et second signaux d'horloge ; un premier circuit comparateur qui reçoit le premier signal de rampe et qui produit un premier des signaux, qui ont subi une modulation d'impulsions en durée, à partir de celui-ci ; et un second circuit comparateur qui reçoit le second signal de rampe et qui produit un second des signaux, qui ont subi une modulation d'impulsions en durée, à partir de celui-ci.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)