WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016062043) DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2016/062043 International Application No.: PCT/CN2015/076951
Publication Date: 28.04.2016 International Filing Date: 20.04.2015
IPC:
G02F 1/1362 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors: CHENG, Hongfei; CN
XIAN, Jianbo; CN
QIAO, Yong; CN
LU, Yongchun; CN
XU, Jian; CN
MA, Yongda; CN
LI, Wenbo; CN
LI, Pan; CN
Agent: TEE & HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center, 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Priority Data:
201420615930.322.10.2014CN
Title (EN) DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
(FR) SUBSTRAT D'AFFICHAGE ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
(ZH) 显示基板及其制造方法和显示装置
Abstract: front page image
(EN) A display substrate, comprising: a first base substrate (1); a gate line (GLn), a data line (DL) and a common electrode line located on the first base substrate (1); a plurality of pixel units, each of the plurality of pixel units comprising a first sub-pixel electrode (50a), a second sub-pixel electrode (50b), a first thin film transistor (T1), a second thin film transistor (T2) and a third thin film transistor (T3); and a charge adjustment control line (CALn) located on the first base substrate (1) and provided together with the gate line (GLn) between the first sub-pixel electrode (50a) and the second sub-pixel electrode (50b), the first thin film transistor (T1) being connected to the gate line (GLn), the data line (DL) and the first sub-pixel electrode (50a), the second thin film transistor (T2) being connected to the gate line (GLn), the data line (DL) and the second sub-pixel electrode (50b), and the third thin film transistor (T3) being connected to the charge adjustment control line (CALn), the first sub-pixel electrode (50a) and the common electrode line. A display device comprising the display substrate enables acquisition of a better display viewing angle.
(FR) L'invention concerne un substrat d'affichage, comprenant : un premier substrat de base (1); une ligne de grille (GLn), une ligne de données (DL) et une ligne d'électrode commune situées sur le premier substrat de base (1); une pluralité d'unités de pixel, chacune de la pluralité d'unités de pixel comprenant une première électrode de sous-pixel (50a), une seconde électrode de sous-pixel (50b), un premier transistor à film mince (T1), un deuxième transistor à film mince (T2) et un troisième transistor à film mince (T3); et une ligne de commande de réglage de charge (CALn) située sur le premier substrat de base (1) et fournie conjointement avec la ligne de grille (GLn) entre la première électrode de sous-pixel (50a) et la seconde électrode de sous-pixel (50b), le premier transistor à film mince (T1) étant connecté à la ligne de grille (GLn), la ligne de données (DL) et la première électrode de sous-pixel (50a), le deuxième transistor à film mince (T2) étant connecté à la ligne de grille (GLn), la ligne de données (DL) et la seconde électrode de sous-pixel (50b), et le troisième transistor à film mince (T3) étant connecté à la ligne de commande de réglage de charge (CALn), la première électrode de sous-pixel (50a) et la ligne d'électrode commune. Un dispositif d'affichage comprenant le substrat d'affichage permet l'acquisition d'un meilleur angle de visualisation d'affichage.
(ZH) 一种显示基板,包括:第一衬底基板(1);位于所述第一衬底基板(1)之上的栅线(GLn)、数据线(DL)和公共电极线;多个像素单元,所述多个像素单元中的每一个包括第一亚像素电极(50a)、第二亚像素电极(50b)、第一薄膜晶体管(T1)、第二薄膜晶体管(T2)和第三薄膜晶体管(T3);以及电荷调节控制线(CALn),其位于所述第一衬底基板(1)之上并且与所述栅线(GLn)一起设置在所述第一亚像素电极(50a)和所述第二亚像素电极(50b)之间,其中,所述第一薄膜晶体管(T1)与所述栅线(GLn)、所述数据线(DL)和所述第一亚像素电极(50a)连接,所述第二薄膜晶体管(T2)与所述栅线(GLn)、所述数据线(DL)和所述第二亚像素电极(50b)连接,所述第三薄膜晶体管(T3)与所述电荷调节控制线(CALn)、所述第一亚像素电极(50a)和所述公共电极线连接。包括所述显示基板的显示装置能够获得较佳的显示视角。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)