WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016060780) SYSTEMS AND METHODS FOR PROVIDING DATA CHANNELS AT A DIE-TO-DIE INTERFACE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2016/060780 International Application No.: PCT/US2015/050596
Publication Date: 21.04.2016 International Filing Date: 17.09.2015
Chapter 2 Demand Filed: 13.01.2017
IPC:
G06F 1/10 (2006.01) ,G06F 17/50 (2006.01) ,G11C 7/22 (2006.01) ,H04L 7/00 (2006.01)
Applicants: QUALCOMM INCORPORATED[US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors: PETERSON, LuVerne Ray; US
BRYAN, Thomas Clark; US
LOKE, Alvin Leng Sun; US
WEE, Tin Tin; US
LYNCH, Gregory Francis; US
KNOL, Stephen Robert; US
Agent: KELTON, Thomas W.; US
Priority Data:
14/516,76317.10.2014US
Title (EN) SYSTEMS AND METHODS FOR PROVIDING DATA CHANNELS AT A DIE-TO-DIE INTERFACE
(FR) SYSTÈMES ET PROCÉDÉS DE MISE EN PLACE DE CANAUX DE DONNÉES À UNE INTERFACE ENTRE PUCES
Abstract: front page image
(EN) A circuit includes a first die having a first array of exposed data nodes, and a second die having a second array of exposed data nodes, wherein a given data node of the first array corresponds to a respective data node on the second array, further wherein the first array and the second array share a spatial arrangement of the data nodes, wherein the first die has data inputs and sequential logic circuits for each of the data nodes of the first array on a first side of the first array, and wherein the second die has data outputs and sequential logic circuits for each of the data nodes of the second array on a second side of the second array, the first and second sides being different.
(FR) L'invention concerne un circuit comprenant une première puce dotée d'un premier réseau de nœuds de données exposés, et une deuxième puce dotée d'un deuxième réseau de nœuds de données exposés, un nœud de données particulier du premier réseau correspondant à un nœud de données respectif sur le deuxième réseau, le premier réseau et le deuxième réseau ayant en outre en commun un agencement spatial de the nœuds de données, la première puce comprenant des entrées de données et des circuits logiques séquentiels pour chacun des nœuds de données du premier réseau sur un premier côté du premier réseau, et la deuxième puce comprenant des sorties de données et des circuits logiques séquentiels pour chacun des nœuds de données du deuxième réseau sur un deuxième côté du deuxième réseau, les premier et deuxième côtés étant différents.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)