WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016058498) NOVEL LOW COST, LOW POWER HIGH PERFORMANCE SMP/ASMP MULTIPLE-PROCESSOR SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/058498    International Application No.:    PCT/CN2015/091655
Publication Date: 21.04.2016 International Filing Date: 10.10.2015
IPC:
G06F 1/32 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129 (CN)
Inventors: CHEN, Wei; (US).
WEI, Konggang; (US).
YANG, Tongzeng; (US)
Priority Data:
14/516,314 16.10.2014 US
14/580,044 22.12.2014 US
Title (EN) NOVEL LOW COST, LOW POWER HIGH PERFORMANCE SMP/ASMP MULTIPLE-PROCESSOR SYSTEM
(FR) NOUVEAU SYSTÈME MULTIPROCESSEUR SMP/ASMP HAUTE PERFORMANCE À FAIBLE PUISSANCE, À COÛT FAIBLE
Abstract: front page image
(EN)A processing system includes multiple processors in which first processor operates at a first clock frequency and first supply voltage at all times. At least one processor is dynamically switchable to operate at the first clock frequency and first supply voltage resulting in the first and second processors providing symmetrical multi-processing (SMP) or at a second clock frequency and a second supply voltage resulting in the first and second processors providing asymmetrical multi-processing (ASMP). A third processor may be included that also operates at the first clock frequency and the first supply voltage at all times. Various criteria can be used to determine when to switch the at least one switchable processor to improve power consumption and/or performance. A controller enables control and fast-switching between the two modes for the switchable processor. Upon receipt of a switching command to switch between SMP and ASMP, a series or sequence of actions are performed to control a voltage supply and CPU/memory clock to the switchable processor and cache memory.
(FR)L'invention concerne un système de traitement comprenant des processeurs multiples, dans lequel un premier processeur fonctionne à une première fréquence d'horloge et à une première tension d'alimentation à tout moment. Au moins un processeur est commutable de manière dynamique pour fonctionner à la première fréquence d'horloge et à une première tension d'alimentation ce qui a pour résultat que les premier et deuxième processeurs réalisent un multi-traitement symétrique (SMP) ou à une deuxième fréquence d'horloge et à une deuxième tension d'alimentation ce qui a pour résultat que les premier et deuxième processeurs réalisent un multi-traitement asymétrique (ASMP). Un troisième processeur peut être également inclus qui fonctionne à la première fréquence d'horloge et à la première tension d'alimentation à tout moment. Divers critères peuvent être utilisés pour déterminer à quel moment commuter ledit processeur commutable pour améliorer la consommation d'énergie et/ou les performances. Un contrôleur permet la commande du processeur commutable et la commutation rapide entre ses deux modes. Lors de la réception d'une instruction de commutation pour commuter entre SMP et ASMP, une série ou une séquence d'actions sont effectuées pour commander une alimentation en tension et une horloge de CPU/mémoire pour le processeur commutable et la mémoire cache.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)