WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016057973) SUPER CMOS (SCMOSTM) DEVICES ON A MICROELECTRONIC SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/057973    International Application No.:    PCT/US2015/055020
Publication Date: 14.04.2016 International Filing Date: 09.10.2015
IPC:
H01L 21/8238 (2006.01)
Applicants: SCHOTTKY LSI, INC. [US/US]; 903 E. El Camino Real, 6-174 Mountain View, CA 94040 (US)
Inventors: CHANG, Augustine, Wei-Chun; (US).
DERMY, Pierre; (US)
Agent: CRISMAN, Douglas, J.; (US)
Priority Data:
62/062,800 10.10.2014 US
Title (EN) SUPER CMOS (SCMOSTM) DEVICES ON A MICROELECTRONIC SYSTEM
(FR) DISPOSITIFS SUPER CMOS (SCMOSTM) SUR UN SYSTÈME MICROÉLECTRONIQUE
Abstract: front page image
(EN)This application disclosed a low voltage threshold integrated circuit including a substrate, one or more Schottky barrier diodes (SBDs) formed on the substrate, and two or more complementary transistors formed on the substrate. At least one of the SBDs is integrated within a substantially shallow diffusion bed associated with a drain of at least one of the complementary transistors, and shares a common terminal with the at least one of the complementary transistors. In some implementations, the integrated circuit includes a static random access memory (SRAM) array further including a plurality of bit cells. At least one of the bit cells includes two SBDs, and a latch formed from two cross-coupled inverters each including two CMOS transistors. One of the two SBDs is integrated in a substantially shallow diffusion bed associated with a drain of one of the CMOS transistors of the cross-coupled inverters.
(FR)La présente invention concerne un circuit intégré à seuil de tension bas comprenant un substrat, une ou plusieurs diodes à barrière de Schottky (SBD) formées sur le substrat, et au moins deux transistors complémentaires formés sur le substrat. Au moins une des SBD est intégrée à l'intérieur d'un lit de diffusion sensiblement peu profond associé à un drain d'au moins un des transistors complémentaires, et partage une borne commune avec l'au moins un transistor complémentaire. Dans certains modes de réalisation, le circuit intégré comprend une matrice de mémoire vive statique (SRAM) comprenant en outre une pluralité de cellules binaires. Au moins une des cellules binaires comprend deux SBD, et un verrou formé de deux inverseurs rétrocouplés comprenant chacun deux transistors CMOS. L'une des deux SBD est intégrée dans un lit de diffusion sensiblement peu profond associé à un drain d'un des transistors CMOS des inverseurs rétrocouplés.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)