WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016056956) DRIVER CIRCUIT FOR COMPOSITE POWER AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/056956    International Application No.:    PCT/SE2014/051164
Publication Date: 14.04.2016 International Filing Date: 07.10.2014
IPC:
H03F 1/02 (2006.01), H03F 1/32 (2006.01), H03F 3/24 (2006.01), H03F 3/60 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; S-164 83 Stockholm (SE)
Inventors: HELLBERG, Richard; (SE).
KACZKOWSKI, Tomasz; (SE)
Agent: SJÖBERG, Mats; (SE)
Priority Data:
Title (EN) DRIVER CIRCUIT FOR COMPOSITE POWER AMPLIFIER
(FR) CIRCUIT D'ATTAQUE POUR AMPLIFICATEUR DE PUISSANCE COMPOSITE
Abstract: front page image
(EN)A driver circuit (100) for a composite power amplifier configured to operate in at least one Chireix-mode a first and a second sub-amplifier (111, 112) for amplification of an input signal into an output signal is disclosed. An input network (120) of the driver circuit (100) comprises a means (130) configured to provide a first signal which is linearly derivable from the input signal, and a second signal which is non-linearly derivable from the input signal. The input network (100) combines the first signal, at zero degrees phase shift, and the second signal, at 90 degrees phase shift, to obtain a first feeding signal for the first sub-amplifier (111). Furthermore, the input network (100) combines the first signal, at 180 degrees phase shift, and the second signal, at 90 degrees phase shift, to obtain a second feeding signal for the second sub-amplifier (112).
(FR)La présente invention concerne un circuit d'attaque (100) pour un amplificateur de puissance composite conçu pour mettre en œuvre dans au moins un mode de Chireix un premier et un second sous-amplificateur (111, 112) pour l'amplification d'un signal d'entrée en un signal de sortie. Un réseau d'entrée (120) du circuit d'attaque (100) comprend un moyen (130) conçu pour fournir un premier signal qui peut être dérivé linéairement à partir du signal d'entrée, et un second signal qui peut être dérivé non linéairement à partir du signal d'entrée. Le réseau d'entrée (100) combine le premier signal, à un décalage de phase de zéro degré, et le second signal, à un décalage de phase de 90 degrés, pour obtenir un premier signal d'alimentation pour le premier sous-amplificateur (111). En outre, le réseau d'entrée (100) combine le premier signal, à un décalage de phase de 180 degrés, et le second signal, à un décalage de phase de 90 degrés, pour obtenir un second signal d'alimentation pour le second sous-amplificateur (112).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)