WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016051599) MEMORY CONTROLLER AND DATA CONTROL METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/051599    International Application No.:    PCT/JP2014/076592
Publication Date: 07.04.2016 International Filing Date: 03.10.2014
IPC:
G06F 12/16 (2006.01)
Applicants: HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
Inventors: MIZUSHIMA, Nagamasa; (JP).
KAWAMURA, Atsushi; (JP).
KOSEKI, Hideyuki; (JP)
Agent: WILLFORT INTERNATIONAL PATENT FIRM; Nihonbashi TC Bldg. 1F, 19-7, Nihonbashi Koamicho, Chuo-ku, Tokyo 1030016 (JP)
Priority Data:
Title (EN) MEMORY CONTROLLER AND DATA CONTROL METHOD
(FR) CONTRÔLEUR DE MÉMOIRE ET PROCÉDÉ DE COMMANDE DE DONNÉES
(JA) メモリコントローラ及びデータ制御方法
Abstract: front page image
(EN)This memory controller comprises an error checking and correcting circuit which performs a calculation regarding data error correction code, and a processor which, by using the error checking and correcting circuit, writes an error correction code associated with data to a nonvolatile memory when writing the data to the nonvolatile memory, and performs error correction on the data using the error correction code when reading the data from the nonvolatile memory. The processor counts the number of erroneous bits in the data stored in each block, which is a bulk erase unit of data, and stores a first error correction code, which has a predetermined error correction capability for the data, in the block together with the data if the number of erroneous bits does not exceed a predetermined reference value, or stores a second error correction code, which has a higher error correction capability for the data than the first error correction code, in the block together with the data if the number of erroneous bits exceeds the predetermined reference value.
(FR)L'invention concerne un contrôleur de mémoire comprenant un circuit de contrôle et de correction d'erreurs, qui effectue un calcul concernant un code de correction d'erreurs de données, et un processeur qui, en utilisant le circuit de contrôle et de correction d'erreurs, écrit un code de correction d'erreurs associé à des données dans une mémoire non volatile lors de l'écriture des données dans la mémoire non volatile, et effectue une correction d'erreurs sur les données en utilisant le code de correction d'erreurs lors de la lecture des données depuis la mémoire non volatile. Le processeur compte le nombre de bits erronés dans les données stockées dans chaque bloc, qui est une unité d'effacement en masse de données, et stocke un premier code de correction d'erreurs, qui possède une capacité de correction d'erreurs prédéterminée pour les données, dans le bloc conjointement avec les données si le nombre de bits erronés ne dépasse pas une valeur de référence prédéterminée, ou stocke un deuxième code de correction d'erreurs, qui possède une plus grande capacité de correction d'erreurs pour les données que le premier code de correction d'erreurs, dans le bloc conjointement avec les données si le nombre de bits erronés dépasse la valeur de référence prédéterminée.
(JA) メモリコントローラは、データの誤り訂正符号に関する演算を行う誤り検査訂正回路と、誤り検査訂正回路を利用し、データを不揮発性メモリに書き込むときデータとともに誤り訂正符号を不揮発性メモリに書き込み、不揮発性メモリからデータを読み込むとき誤り訂正符号を用いてデータの誤り訂正を行うプロセッサと、を有する。プロセッサは、データの一括消去の単位であるブロックについて、ブロックに格納されているデータの誤りビット数を計数し、誤りビット数が所定の基準値を超えていなければ、ブロックに、データとともに、そのデータの所定の誤り訂正能力を有する第1の誤り訂正符号を格納し、誤りビット数がその基準値を超えていれば、ブロックに、データとともに、そのデータの第1の誤り訂正符号よりも誤り訂正能力の高い第2の誤り訂正符号を格納する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)