WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2016050211) HIGH-FREQUENCY DELAY-LOCKED LOOP AND CLOCK PROCESSING METHOD FOR SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2016/050211    International Application No.:    PCT/CN2015/091198
Publication Date: 07.04.2016 International Filing Date: 30.09.2015
IPC:
H03L 7/08 (2006.01)
Applicants: XI'AN UNIIC SEMICONDUCTORS CO., LTD. [CN/CN]; 4F, Building A No.38 Gaoxin 6th Rd High-tech Industries Development Zone Xi'an, Shaanxi 710075 (CN)
Inventors: MINZONI, Alessandro; (CN)
Agent: PEKSUNG INTELLECTUAL PROPERTY LTD.; 908 Shining Tower 35 Xueyuan Road, Haidian District Beijing 100191 (CN)
Priority Data:
201410522694.5 30.09.2014 CN
Title (EN) HIGH-FREQUENCY DELAY-LOCKED LOOP AND CLOCK PROCESSING METHOD FOR SAME
(FR) BOUCLE À VERROUILLAGE DE RETARD HAUTE FRÉQUENCE ET SON PROCÉDÉ DE TRAITEMENT D'HORLOGE
(ZH) 一种高频延迟锁相环及用于该高频延迟锁相环的时钟处理方法
Abstract: front page image
(EN)A high-frequency delay-locked loop and a clock processing method for the high-frequency delay-locked loop. The high-frequency delay-locked loop comprises a DLL circuit and a DCC circuit that are sequentially connected in series, and a pulse generating circuit. The pulse generating circuit is used for generating a clock having a fixed pulse width. The fixed pulse width is a high-level width of the clock having the fixed pulse width and is not smaller than a minimum pulse width required by the DLL circuit. Further, the fixed pulse width enables a low-level width of the clock having the fixed pulse width to be not smaller than the minimum pulse width required by the DLL circuit. The clock having the fixed pulse width is input into the DLL circuit.
(FR)L'invention concerne une boucle à verrouillage de retard haute fréquence et un procédé de traitement d'horloge pour la boucle à verrouillage de retard haute fréquence. La boucle à verrouillage de retard (DLL) haute fréquence comprend un circuit DLL et un circuit DCC qui sont connectés séquentiellement en série, et un circuit de génération d'impulsions. Le circuit de génération d'impulsions est utilisé pour générer une horloge ayant une largeur d'impulsion fixe. La largeur d'impulsion fixe est une largeur de niveau haut de l'horloge ayant la largeur d'impulsion fixe et n'est pas plus petite qu'une largeur d'impulsion minimale requise par le circuit DLL. En outre, la largeur d'impulsion fixe permet qu'une largeur de niveau bas de l'horloge ayant la largeur d'impulsion fixe ne soit pas être plus petite que la largeur d'impulsion minimale requise par le circuit DLL. L'horloge ayant la largeur d'impulsion fixe est appliquée à l'entrée du circuit DLL.
(ZH)一种高频延迟锁相环,及一种用于高频延迟锁相环的时钟处理方法。该高频延迟锁相环包括:依次串联设置的DLL电路和DCC电路,以及脉冲产生电路,该脉冲产生电路用于产生一个具有固定脉冲宽度的时钟,该固定脉冲宽度为该具有固定脉冲宽度的时钟的高电平宽度,该固定脉冲宽度不小于所述DLL电路要求的最小脉冲宽度并且该固定脉冲宽度使得该具有固定脉冲宽度的时钟的低电平宽度也不小于所述DLL电路要求的最小脉冲宽度,其中该具有固定脉冲宽度的时钟输入至该DLL电路。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)