Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2016036602) MULTIPLICATION OPERATIONS IN MEMORY
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2016/036602 International Application No.: PCT/US2015/047488
Publication Date: 10.03.2016 International Filing Date: 28.08.2015
IPC:
G11C 7/10 (2006.01) ,G11C 7/06 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
10
Input/output (I/O) data interface arrangements, e.g. I/O data control circuits, I/O data buffers
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
06
Sense amplifiers; Associated circuits
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716-9632, US
Inventors:
TIWARI, Sanjay; US
Agent:
GALLUS, Nathan J.; US
Priority Data:
14/834,06524.08.2015US
62/045,11903.09.2014US
Title (EN) MULTIPLICATION OPERATIONS IN MEMORY
(FR) OPÉRATIONS DE MULTIPLICATION DANS UNE MÉMOIRE
Abstract:
(EN) Examples of the present disclosure provide apparatuses and methods for performing multiplication operations in a memory. An example method comprises performing a multiplication operation on a first vector and a second vector. The first vector includes a number of first elements stored in a group of memory cells coupled to a first access line and a number of sense lines of a memory array. The second vector includes a number of second elements stored in a group of memory cells coupled to a second access line and the number of sense lines of the memory array. The example multiplication operation can include performing a number of AND operations, OR operations and SHIFT operations without transferring data via an input/output (I/O) line.
(FR) La présente invention concerne, dans des exemples, des appareils et des procédés permettant d'effectuer des opérations de multiplication dans une mémoire. Un procédé donné à titre d'exemple consiste à exécuter une opération de multiplication sur un premier vecteur et un second vecteur. Le premier vecteur comprend un certain nombre de premiers éléments stockés dans un groupe de cellules de mémoire couplées à une première ligne d'accès et un certain nombre de lignes de détection d'une matrice mémoire. Le second vecteur comprend un certain nombre de seconds éléments stockés dans un groupe de cellules de mémoire couplées à une seconde ligne d'accès et le nombre de lignes de détection de la matrice mémoire. L'opération de multiplication donnée à titre d'exemple peut consister à exécuter un certain nombre d'opérations ET, d'opérations OU et d'opérations de DÉCALAGE (SHIFT) sans transférer des données par l'intermédiaire d'une ligne d'entrée/de sortie (E/S).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)