WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015127399) SEMICONDUCTOR STRUCTURE WITH STRESS-REDUCING BUFFER STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/127399    International Application No.:    PCT/US2015/017161
Publication Date: 27.08.2015 International Filing Date: 23.02.2015
IPC:
H01L 33/12 (2010.01)
Applicants: SENSOR ELECTRONIC TECHNOLOGY, INC. [US/US]; 1195 Atlas Road Columbia, SC 29209 (US)
Inventors: SHATALOV, Maxim, S.; (US).
YANG, Jinwei; (US).
DOBRINSKY, Alexander; (US).
SHUR, Michael; (US).
GASKA, Remigijus; (US)
Agent: LABATT, John, W.; (US)
Priority Data:
61/943,365 22.02.2014 US
14/628,281 22.02.2015 US
Title (EN) SEMICONDUCTOR STRUCTURE WITH STRESS-REDUCING BUFFER STRUCTURE
(FR) STRUCTURE EN SEMICONDUCTEUR AVEC STRUCTURE TAMPON DE RÉDUCTION DES CONTRAINTES
Abstract: front page image
(EN)A semiconductor structure comprising a buffer structure and a set of semiconductor layers formed adjacent to a first side of the buffer structure is provided. The buffer structure can have an effective lattice constant and a thickness such that an overall stress in the set of semiconductor layers at room temperature is compressive and is in a range between approximately 0.1 GPa and 2.0 GPa. The buffer structure can be grown using a set of growth parameters selected to achieve the target effective lattice constant a, control stresses present during growth of the buffer structure, and/or control stresses present after the semiconductor structure has cooled.
(FR)L'invention concerne une structure en semiconducteur comprenant une structure tampon et un ensemble de couches en semiconducteur formées de manière adjacente à un premier côté de la structure tampon. La structure tampon peut présenter une constante de réseau efficace et une épaisseur telle qu'une contrainte globale dans l'ensemble de couches en semiconducteur à température ambiante est de compression et se situe dans une plage entre environ 0,1 GPa et 2,0 GPa. La structure tampon peut être mise en croissance en utilisant un ensemble de paramètres de croissance choisis pour obtenir la constante de réseau efficace visée, contrôler les contraintes présentes pendant la croissance de la structure tampon et/ou contrôler les contraintes présentes après le refroidissement de la structure en semiconducteur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)