WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015125928) COPPER-CLAD LAMINATE FOR FORMING INTEGRATED CAPACITOR LAYER, MULTILAYER PRINTED WIRING BOARD, AND PRODUCTION METHOD FOR MULTILAYER PRINTED WIRING BOARD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/125928    International Application No.:    PCT/JP2015/054832
Publication Date: 27.08.2015 International Filing Date: 20.02.2015
IPC:
H05K 3/46 (2006.01), B32B 15/08 (2006.01)
Applicants: MITSUI MINING & SMELTING CO., LTD. [JP/JP]; 11-1, Osaki 1-chome, Shinagawa-ku, Tokyo 1418584 (JP)
Inventors: KUWAKO, Fujio; (JP).
MATSUSHIMA, Toshifumi; (JP).
HOSOI, Toshihiro; (JP)
Agent: YOSHIMURA, Katsuhiro; (JP)
Priority Data:
2014-032288 21.02.2014 JP
Title (EN) COPPER-CLAD LAMINATE FOR FORMING INTEGRATED CAPACITOR LAYER, MULTILAYER PRINTED WIRING BOARD, AND PRODUCTION METHOD FOR MULTILAYER PRINTED WIRING BOARD
(FR) STRATIFIÉ CUIVRÉ POUR FORMATION DE COUCHE À CONDENSATEUR INTÉGRÉ, ET CARTE DE CIRCUITS IMPRIMÉS MULTICOUCHES AINSI QUE PROCÉDÉ DE FABRICATION DE CELLE-CI
(JA) 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
Abstract: front page image
(EN)The purpose of the present invention is to provide a capacitor-layer-forming material or the like with which, when drilling is used to form through-hole-forming holes in the production of a multilayer printed wiring board having an integrated capacitor circuit and a high number of layers, cracks are not formed in a capacitor dielectric layer. Accordingly, a copper-clad laminate for forming an integrated capacitor layer is provided, which is used in order to form, as an inner layer of a multilayer printed wiring board, an integrated capacitor circuit comprising a copper layer, a capacitor dielectric layer, and a copper layer. The copper-clad laminate for forming the integrated capacitor layer is characterized in that the complex elastic modulus (Er) of a resin film in the thickness direction, said resin film configuring the capacitor dielectric layer, is less than 6.1 GPa.
(FR)L'invention a pour objectif de fournir un matériau de formation de couche de condensateur, ou similaire, ne présentant pas de risque de production de fissure au niveau d'une couche diélectrique de condensateur lors de la formation d'un trou traversant destiné à former un orifice de passage par perçage, dans le cadre de la fabrication d'une carte de circuits imprimés multicouches à circuit de condensateur intégré hautement multicouche. Dans cet objectif, un stratifié cuivré est mis en œuvre afin de former un circuit de condensateur intégré type couche de cuivre / couche diélectrique de condensateur / couche de cuivre dans une couche interne de la carte de circuits imprimés multicouches. En outre, l'invention met en œuvre un stratifié cuivré pour formation de couche à condensateur intégré qui est caractéristique en ce que son élasticité de composé (Er) dans la direction de l'épaisseur d'un film de résine configurant la couche diélectrique de condensateur, est inférieure à 6,1GPa.
(JA) 高多層のキャパシタ回路内蔵多層プリント配線板の製造において、ドリル加工でスルーホール形成用の貫通孔を形成したときに、キャパシタ誘電体層にクラックが発生しないキャパシタ層形成材等の提供を目的とする。この目的を達成するため、多層プリント配線板の内層に銅層/キャパシタ誘電体層/銅層の内蔵キャパシタ回路を形成するために用いる銅張積層板であって、当該キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Erが6.1GPa未満であることを特徴とする内蔵キャパシタ層形成用銅張積層板等を用いた。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)