WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015125636) HIGH FREQUENCY FRONT END CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/125636    International Application No.:    PCT/JP2015/053464
Publication Date: 27.08.2015 International Filing Date: 09.02.2015
IPC:
H04B 1/52 (2015.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventors: UEJIMA, Takanori; (JP).
KITAJIMA, Hiromichi; (JP).
ARIUMI, Saneaki; (JP).
HAYAFUJI, Hisao; (JP).
TSUJIGUCHI, Tatsuya; (JP)
Agent: KAEDE PATENT ATTORNEYS' OFFICE; 1-4-34, Noninbashi, Chuo-ku, Osaka-shi, Osaka 5400011 (JP)
Priority Data:
2014-029838 19.02.2014 JP
Title (EN) HIGH FREQUENCY FRONT END CIRCUIT
(FR) CIRCUIT FRONTAL HAUTE FREQUENCE
(JA) 高周波フロントエンド回路
Abstract: front page image
(EN)A high frequency front end circuit (10) comprises a duplexer (20), a phase adjustment circuit (30) and a power amplifier (PA). The phase adjustment circuit (30) is connected between the power amplifier (PA) and a Tx filter (21) of the duplexer (20). The phase adjustment circuit (30) performs a phase adjustment such that the phase is not in any conjugate relationship between a quadrant in which an impedance ZRX (fr0) seen from the Tx filter (21) toward the power amplifier (PA) for the fundamental frequency of a received signal exists and a quadrant in which an impedance ZTX (fr0) seen from the power amplifier (PA) toward the Tx filter (21) for the fundamental frequency of the received signal exists.
(FR)L'invention concerne un circuit frontal (10) haute fréquence qui comprend un duplexeur (20), un circuit (30) d'ajustage de phase et un amplificateur de puissance (PA). Le circuit (30) d'ajustage de phase est monté entre l'amplificateur de puissance (PA) et un filtre (21) d'émission (Tx) du duplexeur (20). Le circuit (30) d'ajustage de phase met en oeuvre un ajustage de phase, de sorte que la phase ne se trouve pas dans une quelconque relation conjuguée entre un quadrant présentant une impédance ZRX (fr0), vue depuis le filtre Tx (21) en direction de l'amplificateur de puissance (PA) et qui est associée à la fréquence fondamentale d'un signal reçu, et un quadrant présentant une impédance ZTX (fr0), vue depuis l'amplificateur de puissance (PA) en direction du filtre (21) d'émission (Tx) et qui est associée à la fréquence fondamentale du signal reçu.
(JA)高周波フロントエンド回路(10)は、デュプレクサ(20)、位相調整回路(30)、およびパワーアンプ(PA)を備える。位相調整回路(30)は、パワーアンプ(PA)と、デュプレクサ(20)のTxフィルタ(21)との間に接続されている。位相調整回路(30)は、受信信号の基本周波数におけるTxフィルタ(21)からパワーアンプ(PA)側を見たインピーダンスZRX(fr0)が存在する象限と、受信信号の基本周波数におけるパワーアンプ(PA)からTxフィルタ(21)側を見たインピーダンスZTX(fr0)が存在する象限とが、位相が共役の関係にならないように位相調整する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)