WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015123975) ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR, AND DISPLAY PANEL
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2015/123975 International Application No.: PCT/CN2014/084530
Publication Date: 27.08.2015 International Filing Date: 15.08.2014
IPC:
H01L 29/786 (2006.01) ,H01L 27/12 (2006.01) ,H01L 21/77 (2006.01) ,G02F 1/1362 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; Xinzhan Industrial Park Hefei, Anhui 230011, CN
Inventors: JIANG, Xuebing; CN
LIN, Lin; CN
Agent: LIU, SHEN & ASSOCIATES; 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080, CN
Priority Data:
201410057337.619.02.2014CN
Title (EN) ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR, AND DISPLAY PANEL
(FR) SUBSTRAT MATRICIEL ET SON PROCÉDÉ DE PRÉPARATION, ET PANNEAU D'AFFICHAGE
(ZH) 阵列基板及制备方法、显示面板
Abstract: front page image
(EN) An array substrate and a preparation method therefor, and a display panel. The array substrate comprises: an underlayment substrate (200), a gate line (202) and a data line (205) on the underlayment substrate (200), and a plurality of pixel units (20). Each of the pixel units (20) comprises a first thin-film transistor, a pixel electrode (208) and at least one second thin-film transistor connected to the first thin-film transistor in series. The pixel electrode (208) is connected to a drain electrode (207') of the second thin-film transistor, a source electrode (206') of the second thin-film transistor is connected to a drain electrode (207) of the first thin-film transistor, and a source electrode (206) of the first thin-film transistor is connected to the data line (205). The array substrate can reduce leakage currents when a thin-film transistor is switched off.
(FR) L'invention concerne un substrat matriciel et son procédé de fabrication, et un panneau d'affichage. Le substrat matriciel comprend : un substrat de sous-couche (200), une ligne de grille (202) et une ligne de données (205) sur le substrat de sous-couche (200), et une pluralité d'unités de pixel (20). Chacune des unités de pixel (20) comprend un premier transistor à couches minces, une électrode de pixel (208) et au moins un deuxième transistor à couches minces connecté au premier transistor à couches minces en série. L'électrode de pixel (208) est connectée à une électrode de drain (207') du deuxième transistor à couches minces, une électrode de source (206') du deuxième transistor à couches minces est connectée à une électrode de drain (207) du premier transistor à couches minces, et une électrode de source (206) du premier transistor à couches minces est connectée à la ligne de données (205). Le substrat matriciel peut réduire les courants de fuite quand un transistor à couches minces est bloqué.
(ZH) 一种阵列基板及其制作方法、显示面板,该阵列基板包括:衬底基板(200),所述衬底基板(200)上的栅线(202)、数据线(205)以及多个像素单元(20)。每个所述像素单元(20)包括第一薄膜晶体管、像素电极(208)以及至少一个与第一薄膜晶体管串联的第二薄膜晶体管。所述像素电极(208)与第二薄膜晶体管的漏极(207')相连,所述第二薄膜晶体管的源极(206')与所述第一薄膜晶体管的漏极(207)相连,所述第一薄膜晶体管的源极(206)与所述数据线(205)相连。该阵列基板能够减小在薄膜晶体管关断时的漏电流。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)