WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015123913) METHOD FOR MANUFACTURING LOW-TEMPERATURE POLYCRYSTALLINE SILICON THIN-FILM TRANSISTOR AND ARRAY SUBSTRATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/123913    International Application No.:    PCT/CN2014/074421
Publication Date: 27.08.2015 International Filing Date: 31.03.2014
IPC:
H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventors: MAO, Xue; (CN)
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Priority Data:
201410062525.8 24.02.2014 CN
Title (EN) METHOD FOR MANUFACTURING LOW-TEMPERATURE POLYCRYSTALLINE SILICON THIN-FILM TRANSISTOR AND ARRAY SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES AU SILICIUM POLYCRISTALLIN À BASSE TEMPÉRATURE ET D'UN SUBSTRAT MATRICIEL
(ZH) 制作低温多晶硅薄膜晶体管和阵列基板的方法
Abstract: front page image
(EN)A method for manufacturing a low-temperature polycrystalline silicon thin-film transistor and an array substrate, which is used to simplify the manufacturing process flow of a thin-film transistor. The method for manufacturing a low-temperature polycrystalline silicon thin-film transistor comprises the steps of: forming a non-crystalline silicon layer (12) on a substrate (1); forming an impurity film layer (13) on the non-crystalline silicon layer (12), the position of the impurity film layer (13) respectively corresponding to a source electrode doping layer (140) to be formed and a drain electrode doping layer (150) to be formed; and converting the non-crystalline silicon layer (12) into a polycrystalline silicon layer (29), and in the process of converting the non-crystalline silicon layer (12) into the polycrystalline silicon layer (29), implanting ions in the impurity film layer (13) into the area where the polycrystalline silicon layer (29) comes into contact with the impurity film layer (13), so as to form the source electrode doping layer (140) and the drain electrode doping layer (150). More specifically, an excimer laser annealing process is executed on the non-crystalline silicon layer (12) and the impurity film layer (13), so that the source electrode doping layer (140) is formed in the area corresponding to the source electrode doping layer (140) to be formed, and the drain electrode doping layer (150) is formed in the area corresponding to the drain electrode doping layer (150) to be formed; and the area, except for the source electrode doping layer (140) and the drain electrode doping layer (150), is the polycrystalline silicon layer (29).
(FR)L'invention concerne un procédé de fabrication d'un transistor à couches minces au silicium polycristallin à basse température et d'un substrat matriciel, qui est utilisé pour simplifier le déroulement du processus de fabrication d'un transistor à couches minces. Le procédé de fabrication d'un transistor à couches minces au silicium polycristallin à basse température comprend les étapes consistant : à former une couche de silicium non cristallin (12) sur un substrat (1) ; à former une couche de film d'impureté (13) sur la couche de silicium non cristallin (12), la position de la couche de film d'impureté (13) correspondant respectivement à une couche de dopage d'électrode de source (140) devant être formée et à une couche de dopage d'électrode de drain (150) devant être formée ; et à convertir la couche de silicium non cristallin (12) en une couche de silicium polycristallin (29), et dans le processus de conversion de la couche de silicium non cristallin (12) en couche de silicium polycristallin (29), à implanter des ions dans la couche de film d'impureté (13) dans la zone où la couche de silicium polycristallin (29) entre en contact avec la couche de film d'impureté (13), de manière à former la couche de dopage d'électrode de source (140) et la couche de dopage d'électrode de drain (150). Plus spécifiquement, un processus de recuit par laser excimère est exécuté sur la couche de silicium non cristallin (12) et la couche de film d'impureté (13), de sorte que la couche de dopage d'électrode de source (140) est formée dans la zone correspondant à la couche de dopage d'électrode de source (140) devant être formée et que la couche de dopage d'électrode de drain (150) est formée dans la zone correspondant à la couche de dopage d'électrode de drain (150) devant être formée ; et la zone, à l'exception de la couche de dopage d'électrode de source (140) et de la couche de dopage d'électrode de drain (150), est la couche de silicium polycristallin (29).
(ZH)一种制作低温多晶硅薄膜晶体管和阵列基板的方法,用以简化薄膜晶体管的制作工艺流程。制造低温多晶硅薄膜晶体管的方法包括步骤:在基板(1)上形成非晶硅层(12);在非晶硅层(12)上形成杂质膜层(13),杂质膜层(13)的位置分别与待形成的源极掺杂层(140)和待形成的漏极掺杂层(150)对应;以及将非晶硅层(12)转化为多晶硅层(29),且在将非晶硅层(12)转化为多晶硅层(29)的过程中,杂质膜层(13)中的离子注入到多晶硅层(29)的与杂质膜层(13)相接触的区域中以形成源极掺杂层(140)和漏极掺杂层(150)。更具体地,对所述非晶硅层(12)及杂质膜层(13)执行准分子激光退火工艺,从而与待形成的源极掺杂层(140)对应的区域形成源极掺杂层(140),与待形成的漏极掺杂层(150)对应的区域形成漏极掺杂层(150),除源极掺杂层(140)和漏极掺杂层(150)之外的区域为多晶硅层(29)。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)